JPH01184579A - 論理回路設計情報表示装置 - Google Patents
論理回路設計情報表示装置Info
- Publication number
- JPH01184579A JPH01184579A JP63008265A JP826588A JPH01184579A JP H01184579 A JPH01184579 A JP H01184579A JP 63008265 A JP63008265 A JP 63008265A JP 826588 A JP826588 A JP 826588A JP H01184579 A JPH01184579 A JP H01184579A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- data
- path
- bus
- tracing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、論理回路設計において、論理回路設計情報
を処理、整理して表示し、テストパターン作成等を支援
する論理回路設計情報表示装置に関する。
を処理、整理して表示し、テストパターン作成等を支援
する論理回路設計情報表示装置に関する。
（従来の技術）
論理回路設計の初期段階で、論理回路の大まかな構成要
素（ブロック図）を考え、状態遷移図等を用いて、構成
要素間でのデータの転送をどのように制御するかを設計
する機能設計を行なう。機能設計においては、バードウ
ェア記述言語を用いて、Ｒｅｇｉｓｔｅ’ｒ Ｔｒａｎ
ｓｆｅｒ Ｌｅｖｅｌ Ｏ設計を行なう。
素（ブロック図）を考え、状態遷移図等を用いて、構成
要素間でのデータの転送をどのように制御するかを設計
する機能設計を行なう。機能設計においては、バードウ
ェア記述言語を用いて、Ｒｅｇｉｓｔｅ’ｒ Ｔｒａｎ
ｓｆｅｒ Ｌｅｖｅｌ Ｏ設計を行なう。
キして、この記述を用いて、シミーレータにより仕様ど
おＪ）Ｋ動作するかどうか確かめる。
おＪ）Ｋ動作するかどうか確かめる。
ここで、シミーレーク冒ンを行なうためのテストパター
ンは、設計者等が回路動作の仕様を念頭に作成する。し
かし、典型的な回路動作に対してはテストパターンを比
較的容易に作成できるが、細かな動作に対しては、ブロ
ック図と状態遷移図から作成するのは非常に困難であり
、ノ・−ドウェア記述言語で書かれた回路設計情報が必
要である。
ンは、設計者等が回路動作の仕様を念頭に作成する。し
かし、典型的な回路動作に対してはテストパターンを比
較的容易に作成できるが、細かな動作に対しては、ブロ
ック図と状態遷移図から作成するのは非常に困難であり
、ノ・−ドウェア記述言語で書かれた回路設計情報が必
要である。
（発明が解□決しようとする課題）
機能設計され九回路を動作させるためのテストパターン
を作成する場合に１機能記述作成に用いたブロック図や
状態遷移図のみを参考にして、作成可能なテストパター
ンは、典型的な基本動作に関するものであシ、それ以外
の細かな回路動作に対するテストパターンを作成するた
めには、機能記述された回路の各コンポーネントの相互
関係を参考にする必要がある。
を作成する場合に１機能記述作成に用いたブロック図や
状態遷移図のみを参考にして、作成可能なテストパター
ンは、典型的な基本動作に関するものであシ、それ以外
の細かな回路動作に対するテストパターンを作成するた
めには、機能記述された回路の各コンポーネントの相互
関係を参考にする必要がある。
しかし、ハードウェア記述言語で書かれた機能記述を見
て回路動作を考えることは、ブロック図を見て回路動作
を考えること以上に大変な作業である。というのは、記
述上では各コンポーネントの接続関係などは、信号名の
参照や転送記号の右辺から左辺というような表現がされ
、記述中の各所に同一信号名としてバラバラに出現し、
これから回路の構造を想像するのは、非常に手間のかか
る作業である。
て回路動作を考えることは、ブロック図を見て回路動作
を考えること以上に大変な作業である。というのは、記
述上では各コンポーネントの接続関係などは、信号名の
参照や転送記号の右辺から左辺というような表現がされ
、記述中の各所に同一信号名としてバラバラに出現し、
これから回路の構造を想像するのは、非常に手間のかか
る作業である。
そこで、本発明では機能設計段階で機能記述された回路
を動作させるためのテストパターンを作成する場合に、
ハードウェア記述言語で書かれた機能記述の回路の関係
を整理して表示することによシ効率良くテストパターン
作成が行なえるようＫする。
を動作させるためのテストパターンを作成する場合に、
ハードウェア記述言語で書かれた機能記述の回路の関係
を整理して表示することによシ効率良くテストパターン
作成が行なえるようＫする。
ハードウェア記述言語による機能記述入力手段または、
前記機能記述に対応し、変換可能な図形的回路表現の機
能図入力手段を有し、入力された機能記述から回路コン
ポーネントの接続関係と制御信号などの動作関係をもつ
ネット構造に変換する手段を有し、前記ネット構造から
データ系のパスを抽出する手段、及びユーザーがパスを
指定する手段を有し、当該パスをデータが伝搬するよう
な活性化条件をトレースする手段を有し、前記データバ
スの接続関係を表示する手段を有し、パスの活性化条件
を表示し、それら条件をトレースする過程を表示できる
手段を有し、ユーザーが条件をトレースした結果から、
入力テストパターンを作成する手段を有する。
前記機能記述に対応し、変換可能な図形的回路表現の機
能図入力手段を有し、入力された機能記述から回路コン
ポーネントの接続関係と制御信号などの動作関係をもつ
ネット構造に変換する手段を有し、前記ネット構造から
データ系のパスを抽出する手段、及びユーザーがパスを
指定する手段を有し、当該パスをデータが伝搬するよう
な活性化条件をトレースする手段を有し、前記データバ
スの接続関係を表示する手段を有し、パスの活性化条件
を表示し、それら条件をトレースする過程を表示できる
手段を有し、ユーザーが条件をトレースした結果から、
入力テストパターンを作成する手段を有する。
（作用）
設計者が論理回路の機能実桿の丸めに詳細化し九設計情
報をもつ機能記述の内容を処理、整理して設計者等に表
示するために設計者等が、論理回路の動作検証を行なう
ためのテストパターンを作成する効率を良くし、論理回
路設計の初期段階である機能設計の効率を向上させる。
報をもつ機能記述の内容を処理、整理して設計者等に表
示するために設計者等が、論理回路の動作検証を行なう
ためのテストパターンを作成する効率を良くし、論理回
路設計の初期段階である機能設計の効率を向上させる。
（実施例）
以下、本発明の実施例について説明する。第１図は、本
発明の処理フローの一例の概略図である。
発明の処理フローの一例の概略図である。
１０１はハードウェア記述言語を用いて機能設計された
機能記述である。この機能記述の記述例を第２図に示す
。第２図に示した機能記述は、単純なＣＰＵの回路を記
述したものである。この回路の状態遷゛移フローを示し
たのが第３図（ａ）でおる。
機能記述である。この機能記述の記述例を第２図に示す
。第２図に示した機能記述は、単純なＣＰＵの回路を記
述したものである。この回路の状態遷゛移フローを示し
たのが第３図（ａ）でおる。
第３図（ｂ） （ｃ） （ｄ）（ｅ） （ｆ） （ｇ）
は、各状態におけるブロック間のデータのヤシとシを表
わしている。この機能記述を解釈し、回路のコンポーネ
ントであるレジスタなどの接続関係や、レジスタ転送な
どが行なわれる各接続が実行されるＩＦ文やＣＡＳＥ文
の条件の関係及び条件値のとるべき値がすべてたどれる
様なネット構造に変換される。機能記述を解釈し、ネッ
トデータに変換するのが、第１図の１０２のネット変換
ルーチンである。ネットデータのデータ構造の一部を示
したのが、第４図（ｂ）である。
は、各状態におけるブロック間のデータのヤシとシを表
わしている。この機能記述を解釈し、回路のコンポーネ
ントであるレジスタなどの接続関係や、レジスタ転送な
どが行なわれる各接続が実行されるＩＦ文やＣＡＳＥ文
の条件の関係及び条件値のとるべき値がすべてたどれる
様なネット構造に変換される。機能記述を解釈し、ネッ
トデータに変換するのが、第１図の１０２のネット変換
ルーチンである。ネットデータのデータ構造の一部を示
したのが、第４図（ｂ）である。
これは第４図（ａ）の機能記述のコンポーネント（ファ
シリティ）の接続関係、コンポーネントと文ノ対応、条
件文との関係を表わしている部分である。
シリティ）の接続関係、コンポーネントと文ノ対応、条
件文との関係を表わしている部分である。
第１図の１０３は、ネットデータである。第１図１０４
は、パス抽出ルーチンでアシ、ネットデータを九どシ接
続関係を解析することによシ、データ信号の伝搬するパ
スを抽出する。第１図１０５は、抽出されたパスとその
パスを構成するコンポーネントのリストからなっている
パスリストである。
は、パス抽出ルーチンでアシ、ネットデータを九どシ接
続関係を解析することによシ、データ信号の伝搬するパ
スを抽出する。第１図１０５は、抽出されたパスとその
パスを構成するコンポーネントのリストからなっている
パスリストである。
ここで、ユーザーが新たにデータ信号の伝搬するパスを
指定してパスリス）Ｋパスを登録することもできる。第
１図１０６は、１つのパスに対してそのパスをデータが
伝搬していくように１デー夕伝搬の条件をそれぞれたど
っていく、パスの条件トレースルーチンでアル。条件ノ
トレースハユーザーがインターラクティプに指定でき、
条件の選択が複数ある場合はユーザーが選択できる。第
１図１０７は、パスの条件トレース時に条件のとるべき
値を指定していくことにより得られる、各条件を満すよ
うな入力信号パターンである。第１図１０８は、図形表
示ルーチンであシ、ネットデータの接続関係、条件の関
係などを見易い形で表示する。
指定してパスリス）Ｋパスを登録することもできる。第
１図１０６は、１つのパスに対してそのパスをデータが
伝搬していくように１デー夕伝搬の条件をそれぞれたど
っていく、パスの条件トレースルーチンでアル。条件ノ
トレースハユーザーがインターラクティプに指定でき、
条件の選択が複数ある場合はユーザーが選択できる。第
１図１０７は、パスの条件トレース時に条件のとるべき
値を指定していくことにより得られる、各条件を満すよ
うな入力信号パターンである。第１図１０８は、図形表
示ルーチンであシ、ネットデータの接続関係、条件の関
係などを見易い形で表示する。
第５図は、ユーザーが、パスを指定する場合の画面表示
の一例である。ユーザーがパスを構成するコンポーネン
ト（ファシリティ）を飛びに指定すると、プログラムが
ある範囲を探索して該当するパスを表示する。該当する
パスが複数ある場合は、ユーザーが選択を行なう。第６
図はコンポーネント（ファシリティ）の接続関係を表示
した場合の一例である。コンポーネントの長方形の右側
をポインティングデバイスで指定してクリックするとそ
のコンポーネントの出力光が表示され、長方形の左側を
クリックするとそのコンポーネントの入力元が表示され
る。図形中の口記号またはΔ記号をクリックすると機能
記述中のデータ信号（コンポーネント）間の演算内容や
コンポーネント間のデータ転送が実行されるための条件
の内容やクロック信号などを表示する。また、これらの
表示方法は表示モードを指定することにより色々な形に
変えることができる。第７図は、ある１つのパスに対し
てそのパスをデータが伝搬するための条件をトレースす
る場合の画面表示の一例である。ユーザーは、各条件が
とるべき値を指定できる。また、条件に現われたコンポ
ーネント（ファシリティ）が入力端子でない場合は、さ
らにそのコンポーネントの入力元の接続関係をトレース
できる。
の一例である。ユーザーがパスを構成するコンポーネン
ト（ファシリティ）を飛びに指定すると、プログラムが
ある範囲を探索して該当するパスを表示する。該当する
パスが複数ある場合は、ユーザーが選択を行なう。第６
図はコンポーネント（ファシリティ）の接続関係を表示
した場合の一例である。コンポーネントの長方形の右側
をポインティングデバイスで指定してクリックするとそ
のコンポーネントの出力光が表示され、長方形の左側を
クリックするとそのコンポーネントの入力元が表示され
る。図形中の口記号またはΔ記号をクリックすると機能
記述中のデータ信号（コンポーネント）間の演算内容や
コンポーネント間のデータ転送が実行されるための条件
の内容やクロック信号などを表示する。また、これらの
表示方法は表示モードを指定することにより色々な形に
変えることができる。第７図は、ある１つのパスに対し
てそのパスをデータが伝搬するための条件をトレースす
る場合の画面表示の一例である。ユーザーは、各条件が
とるべき値を指定できる。また、条件に現われたコンポ
ーネント（ファシリティ）が入力端子でない場合は、さ
らにそのコンポーネントの入力元の接続関係をトレース
できる。
機能記述された論理回路の回路コンポーネントの接続関
係と制御信号などの動作関係を解析し、整理し、設計者
等に表示することＫより、設計者等が機能設計された論
理回路の動作検証を行なうだめのテストパターン作成の
効率を向上させ、また、機能記述を解析することにより
設計初期段階の設計誤シを発見することが可能であシ、
機能設計の設計期間の短縮を行なえる。
係と制御信号などの動作関係を解析し、整理し、設計者
等に表示することＫより、設計者等が機能設計された論
理回路の動作検証を行なうだめのテストパターン作成の
効率を向上させ、また、機能記述を解析することにより
設計初期段階の設計誤シを発見することが可能であシ、
機能設計の設計期間の短縮を行なえる。
第１図は、論理回路設計情報表示装置の処理フローの一
例である。第２図は、ハードウェア記述言語による機能
記述の一例でるる。第３図は、第２図の機能記述された
回路の状態遷移フローを示す図、及び各状態におけるブ
ロック間のデータの受は渡しを示した図、第４図は、機
能記述の表現の一例を示す図、及び記述に対応したネッ
トデータのデータ構造の一部を示す図、第５図は、ユー
ザーによるパス指定のための画面表示の一例を示す−、
第６図は、回路の接続関係を図形的に画面表示したもの
の一例を示す図、第７図はある１つのパスに対して条件
をトレースする場合の画面表示の一例を示す図である。 １０１・・・ハードウェア記述言語によって機能設計さ
れた回路の機能記述 １０２・・・機能記述をネットデータへ変換する変換ル
ーチン １０３・・・機能記述の接続関係や条件の関係を表現し
たネットデータ １０４・・・ネットデータを解析してデータ伝搬のパス
を抽出するパス抽出ルーチン １０５・・・抽出したパスの各パスの構成コンポーネン
トを表現したパスリスト １０６・・・パスの活性化条件をトレースするルーチン １０７・・・パスを活性化するためのテストパターン １０８・・・パスの接続関係、条件の関係等を図形表示
するルーチン １０９・・・図形の表示やユーザーが表示指定を行なう
ウィンドウルーチン １１０・・・計算機のデイスプレィ １１０・・・計算機のキーボード 代理人 弁理士 則 近 憲 佑 同 松 山 光 之ごＱ＼Ｎ−０
嗜っ唖へ旬・１・ｅ 訃、 １、＆、ｏ −自 の吟り預 ｈ 句 “・・・・Δ 、、）＼ ６へ ぐ論カヘ句 ・・・・・ド アー 弓〜
例である。第２図は、ハードウェア記述言語による機能
記述の一例でるる。第３図は、第２図の機能記述された
回路の状態遷移フローを示す図、及び各状態におけるブ
ロック間のデータの受は渡しを示した図、第４図は、機
能記述の表現の一例を示す図、及び記述に対応したネッ
トデータのデータ構造の一部を示す図、第５図は、ユー
ザーによるパス指定のための画面表示の一例を示す−、
第６図は、回路の接続関係を図形的に画面表示したもの
の一例を示す図、第７図はある１つのパスに対して条件
をトレースする場合の画面表示の一例を示す図である。 １０１・・・ハードウェア記述言語によって機能設計さ
れた回路の機能記述 １０２・・・機能記述をネットデータへ変換する変換ル
ーチン １０３・・・機能記述の接続関係や条件の関係を表現し
たネットデータ １０４・・・ネットデータを解析してデータ伝搬のパス
を抽出するパス抽出ルーチン １０５・・・抽出したパスの各パスの構成コンポーネン
トを表現したパスリスト １０６・・・パスの活性化条件をトレースするルーチン １０７・・・パスを活性化するためのテストパターン １０８・・・パスの接続関係、条件の関係等を図形表示
するルーチン １０９・・・図形の表示やユーザーが表示指定を行なう
ウィンドウルーチン １１０・・・計算機のデイスプレィ １１０・・・計算機のキーボード 代理人 弁理士 則 近 憲 佑 同 松 山 光 之ごＱ＼Ｎ−０
嗜っ唖へ旬・１・ｅ 訃、 １、＆、ｏ −自 の吟り預 ｈ 句 “・・・・Δ 、、）＼ ６へ ぐ論カヘ句 ・・・・・ド アー 弓〜
Claims (1)
- （１）論理回路設計の初期段階で行なわれるハードウェ
ア記述言語による機能記述入力手段と当該機能記述から
回路コンポーネントの接続関係及び動作を制御する制御
信号の関係を表現したネット構造に変換するネット変換
ルーチンを有し、当該ネット構造を解析し、データ信号
が伝搬するパスを抽出する手段と、ユーザーがパスを設
定できる手段と、各パスに対してパスをデータが伝搬す
るための活性化条件をトレースする手段と、パスの構成
コンポーネント及びパスの活性化条件を画面表示する手
段と、ユーザーが活性化条件を選択することにより、パ
スにデータを伝搬させるための入力テストパターンを作
成する手段とからなることを特徴とする論理回路設計情
報表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008265A JPH01184579A (ja) | 1988-01-20 | 1988-01-20 | 論理回路設計情報表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008265A JPH01184579A (ja) | 1988-01-20 | 1988-01-20 | 論理回路設計情報表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184579A true JPH01184579A (ja) | 1989-07-24 |
Family
ID=11688327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008265A Pending JPH01184579A (ja) | 1988-01-20 | 1988-01-20 | 論理回路設計情報表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184579A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114194A (ja) * | 1990-09-04 | 1992-04-15 | Fujitsu Ltd | プリント板の配線パタン表示方法 |
| JPH04137004A (ja) * | 1990-09-28 | 1992-05-12 | Toppan Printing Co Ltd | パッケージデータ変換装置 |
| JP2007172542A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 設計装置および設計方法とそのプログラム |
-
1988
- 1988-01-20 JP JP63008265A patent/JPH01184579A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114194A (ja) * | 1990-09-04 | 1992-04-15 | Fujitsu Ltd | プリント板の配線パタン表示方法 |
| JPH04137004A (ja) * | 1990-09-28 | 1992-05-12 | Toppan Printing Co Ltd | パッケージデータ変換装置 |
| JP2007172542A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 設計装置および設計方法とそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251159A (en) | Circuit simulation interface methods | |
| US8234608B2 (en) | Circuit specification description visualizing device, circuit specification description visualizing method and storage medium | |
| US20030035008A1 (en) | Method and apparatus for controlling an instrumentation system | |
| US5367468A (en) | Design aid method and design aid apparatus for integrated circuits | |
| JP2974900B2 (ja) | 自律進化型ハードウェア設計システム | |
| JPH04211871A (ja) | 論理設計の検証支援システム | |
| CN104298827B (zh) | 一种基于Petri网的异步电路建模和VHDL实现方法 | |
| JPH01184579A (ja) | 論理回路設計情報表示装置 | |
| Guo et al. | An integrated system for developing regular array designs | |
| US5740070A (en) | Apparatus for automatically generating logic circuit | |
| JP3373641B2 (ja) | テスト系列生成装置 | |
| JP3156537B2 (ja) | 命令テーブル生成方法 | |
| Byrnes et al. | Visualizing proof search for theorem prover development | |
| CN121785611A (zh) | 基于展平和抽象语法树解析的Verilog控制数据流图生成方法 | |
| Klemmer et al. | The Waveform Analysis Language | |
| JP2900504B2 (ja) | 情報処理装置 | |
| Wirth | The language lola, FPGAs, and PLDs in teaching digital circuit design | |
| CN119272682A (zh) | 基于可视化图形设计平台的fpga开发方法及系统 | |
| Xue et al. | Speeding-up Logic Design and Refining Hardware EDA Flow by Exploring Chinese Character based Graphical Representation | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JP2990882B2 (ja) | 機能シミュレーション装置 | |
| JPS6379176A (ja) | デイスプレイ上の設計画面より入力した設計仕様から部品を組合せてプログラムを自動生成する方法 | |
| CN116756035A (zh) | 一种基于dsl和ui资产库的异常ui数据集生成方法 | |
| Abrar et al. | SystemC-Based Loose Models for Simulation Speed-Up by Abstraction of RTL IP Cores | |
| JPH03196270A (ja) | 論理シミユレーシヨン結果表示装置 |