JPH01184956A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01184956A JPH01184956A JP831888A JP831888A JPH01184956A JP H01184956 A JPH01184956 A JP H01184956A JP 831888 A JP831888 A JP 831888A JP 831888 A JP831888 A JP 831888A JP H01184956 A JPH01184956 A JP H01184956A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- boron
- implanted
- gate electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造方法に関し、特に
、ショートチャネル効果の防止に適用して最適な技術に
関するものである。
、ショートチャネル効果の防止に適用して最適な技術に
関するものである。
従来、ＣＭ ＯＳ ニｃｌ−リ構成されるＭＯ８ＬｓＩ
のＩ２造方法におけるｎチャネルＭＯ５ＦＥＴのしきい
値電圧の制御は、ゲート電極形成前にホウ素をイオン打
ち込みして半導体基板のごく表面（例えば表面下０．１
５μｍ）にこのホウ素をドーピングすることにより行っ
ていた。この場合、しきい値電圧を０．４Ｖ以上に設定
するためには、このｎチャネルＭＯ８ＦＥＴが形成され
るｐウェル形成用のイオン打ち込みのドーズ量が２．５
Ｘ１０１２’／ａＪ、しきい値電圧制御のためのイオン
打ち込みのドーズ駄が８．５Ｘ１０１１／ｃＪとすると
、ショー１−チャネル効果を防止するためには、第５図
に示す実線の曲線から分かるようにチャネル長を約０．
８μｍ以上とする必要がある。
のＩ２造方法におけるｎチャネルＭＯ５ＦＥＴのしきい
値電圧の制御は、ゲート電極形成前にホウ素をイオン打
ち込みして半導体基板のごく表面（例えば表面下０．１
５μｍ）にこのホウ素をドーピングすることにより行っ
ていた。この場合、しきい値電圧を０．４Ｖ以上に設定
するためには、このｎチャネルＭＯ８ＦＥＴが形成され
るｐウェル形成用のイオン打ち込みのドーズ量が２．５
Ｘ１０１２’／ａＪ、しきい値電圧制御のためのイオン
打ち込みのドーズ駄が８．５Ｘ１０１１／ｃＪとすると
、ショー１−チャネル効果を防止するためには、第５図
に示す実線の曲線から分かるようにチャネル長を約０．
８μｍ以上とする必要がある。
なお、本発明に関連する先行文献としては、しかしなが
ら、上述のようにショートチャネル効果の防止のために
チャネル長を大きくすると、ｎチャネルＭＯ３ＦＥ″Ｔ
１個当たりの面積が大きくなり、従ってＭＯ３ＬＳＩの
周辺回路における素子の高集積密度化を図ることが難し
いという問題があった。
ら、上述のようにショートチャネル効果の防止のために
チャネル長を大きくすると、ｎチャネルＭＯ３ＦＥ″Ｔ
１個当たりの面積が大きくなり、従ってＭＯ３ＬＳＩの
周辺回路における素子の高集積密度化を図ることが難し
いという問題があった。
本発明の目的は、周辺回路における集積密度の高い半導
体集積回路装置を製造することができる技術を提供する
ことにある。
体集積回路装置を製造することができる技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明ら第５図において
、短（ｏｒショート）チャネル効果、すなわちチャネル
長が短かくなるに従ってしきい値電圧が低下する現象が
起こるのは、ドレイン領域からの空乏層がソース領域ま
で到達し、いわゆるパンチスルーの現象が起こるためで
ある。
明細書の記述及び添付図面によって明ら第５図において
、短（ｏｒショート）チャネル効果、すなわちチャネル
長が短かくなるに従ってしきい値電圧が低下する現象が
起こるのは、ドレイン領域からの空乏層がソース領域ま
で到達し、いわゆるパンチスルーの現象が起こるためで
ある。
これを防止するためには、これらのソース領域及びドレ
イン領域が設けられている半導体基板の不純物濃度を実
効的に増大させればよい。
イン領域が設けられている半導体基板の不純物濃度を実
効的に増大させればよい。
本発明は以上の検討にもとづいて案出されたものである
。
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、ＭＩＳＦＥＴのゲート電極形成後にこのゲー
ト市極を透過して高エネルギーで不純物をイオン打ち込
みすることによりこのＭＩＳＦＥＴのしきい値電圧を制
御するようにしている。
ト市極を透過して高エネルギーで不純物をイオン打ち込
みすることによりこのＭＩＳＦＥＴのしきい値電圧を制
御するようにしている。
上記した手段によれば、不純物を深さ方向に広く分布さ
せることができるので、実効的に半導体基板の不純物濃
度を増大させることができる。このため、パンチスルー
を抑えることができるので。
せることができるので、実効的に半導体基板の不純物濃
度を増大させることができる。このため、パンチスルー
を抑えることができるので。
ショートチャネル効果を防止することができる。
これによって、ＭＩＳＦＥＴのショートチャネル化を図
ることができるので、周辺回路における集積密度が高い
半導体集積回路装置を製造することができる。
ることができるので、周辺回路における集積密度が高い
半導体集積回路装置を製造することができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第１図〜第３図は１本発明の一実施例によるＭ○５ＬＳ
Ｉの製造方法を工程順に説明するための断面図である。
Ｉの製造方法を工程順に説明するための断面図である。
本実施例によるＭＯＳＬＳＩの周辺回路は、第４図に示
すように、ｎチャネルＭＯ５ＦＥＴＱよとｐチャネルＭ
Ｏ８ＦＥＴＱ、とから成るＣＭＯＳインバータにより構
成されるが、第１図〜第３図においてはｎチャネルＭＯ
８ＦＥＴＱ４の部分のみ図示されている。この周辺回路
は具体的には例えばワード線及びデータ線を駆動させる
ための回路である。
すように、ｎチャネルＭＯ５ＦＥＴＱよとｐチャネルＭ
Ｏ８ＦＥＴＱ、とから成るＣＭＯＳインバータにより構
成されるが、第１図〜第３図においてはｎチャネルＭＯ
８ＦＥＴＱ４の部分のみ図示されている。この周辺回路
は具体的には例えばワード線及びデータ線を駆動させる
ための回路である。
第１図に示すように、まず例えばｐ型シリコン基板のよ
うな半導体基板１に例えばＢＦ２を例えばエネルギー６
０ｋｅＶ、ドーズ量２，５Ｘ１０１２／ｄの条件でイオ
ン打ち込みすることにより不純物濃度が例えば２ Ｘ
１０”／ａｌのｐウェル２を形成する。次に、この半導
体基板１の表面を選択的に熱酸化することにより例えば
５ｉ０２膜のようなフィールド絶縁膜３を形成して素子
間分離を行った後、このフィールド絶縁膜３で囲まれた
活性領域の表面に例えば熱酸化により例えば５ｉｎ２膜
のようなゲート絶縁膜４を形成する。次に、１回目のチ
ャネルドープとして、このゲート絶縁膜４を介してｐウ
ェル２の表面に例えばＢＦ２を例えばエネルギー６０ｋ
ｅＶ、ドーズ量８．５Ｘ１０１１／ｄの条件でイオン打
ち込みする。なお、ｎチャネルＭＯ８ＦＥＴＱ１のしき
い値電圧の最終的な目標値が低い場合には、このチャネ
ルドープとして例えばヒ素のようなｎ型不純物を例えば
１００ｋｅＶ、ドーズ量２．４Ｘ１０”／ａ＆の条件で
イオン打ち込みすることにより予めディプリーシヨン型
化しておく。
うな半導体基板１に例えばＢＦ２を例えばエネルギー６
０ｋｅＶ、ドーズ量２，５Ｘ１０１２／ｄの条件でイオ
ン打ち込みすることにより不純物濃度が例えば２ Ｘ
１０”／ａｌのｐウェル２を形成する。次に、この半導
体基板１の表面を選択的に熱酸化することにより例えば
５ｉ０２膜のようなフィールド絶縁膜３を形成して素子
間分離を行った後、このフィールド絶縁膜３で囲まれた
活性領域の表面に例えば熱酸化により例えば５ｉｎ２膜
のようなゲート絶縁膜４を形成する。次に、１回目のチ
ャネルドープとして、このゲート絶縁膜４を介してｐウ
ェル２の表面に例えばＢＦ２を例えばエネルギー６０ｋ
ｅＶ、ドーズ量８．５Ｘ１０１１／ｄの条件でイオン打
ち込みする。なお、ｎチャネルＭＯ８ＦＥＴＱ１のしき
い値電圧の最終的な目標値が低い場合には、このチャネ
ルドープとして例えばヒ素のようなｎ型不純物を例えば
１００ｋｅＶ、ドーズ量２．４Ｘ１０”／ａ＆の条件で
イオン打ち込みすることにより予めディプリーシヨン型
化しておく。
次に、全面に例えば膜厚２０００人の不純物をドープし
た多結晶シリコン膜１例えば膜厚１５００人のモリブデ
ンシリサイド（ＭｏＳｉｚ ）膜のような高融点金属シ
リ°サイド膜及び例えばＳｉｎ、膜のような絶縁膜を順
次形成した後、これらをエツチングによりパターンニン
グして第２図に示すように所定形状のポリサイド膜から
成るゲート電極５及び絶縁膜６を形成する。次に、これ
らのゲート電極５縁膜６をマスクとして前記ｐウェル２
中に例えばリンのようなｎ型不純物を例えば５０ｋｅＶ
、ドーズ量１．０ＸＩＯ１３／ａｄの条件でイオン打ち
込みする。次に、全面に例えばＳｉＯ２膜のような絶縁
膜を形成した後、この絶縁膜を例えば反応性イオンエツ
チングにより異方性エツチングして絶縁物から成る側壁
７を形成する。次に、この側壁７をマスクとして前記ｐ
ウェル２中に例えば例えばヒ素のようなｎ型不純物を例
えば８０ｋｅＶ、ドーズ量５．０ＸＩＯ”／ｄの条件で
イオン打ち込みする。この後、不純物の電気的活性化の
ためのアニールを行う。この結果、前記ゲート電極５に
対して自己整合的にソース領域８及びドレイン領域９が
形成される。これらのソース領域８及びドレイン領域９
は、前記側壁７の下方に例えばｎ−型の低不純物濃度部
８ａ、９ａを有し、その他の部分は例えばｎ・型である
。前記ゲート電極５、ソース領域８及びドレイン領域９
により、ｎチャネルＭＯ８ＦＥＴＱ、が構成される。こ
のｎチャネルＭＯ８ＦＥ、ＴＱｌは、低不純物濃度部９
ａによりドレイン領域９の近傍の電界緩和を行うＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有
する。なお、このｎチャネルＭＯ３ＦＥＴＱ、は必ずし
もＬＤＤ構造とする必要はない。
た多結晶シリコン膜１例えば膜厚１５００人のモリブデ
ンシリサイド（ＭｏＳｉｚ ）膜のような高融点金属シ
リ°サイド膜及び例えばＳｉｎ、膜のような絶縁膜を順
次形成した後、これらをエツチングによりパターンニン
グして第２図に示すように所定形状のポリサイド膜から
成るゲート電極５及び絶縁膜６を形成する。次に、これ
らのゲート電極５縁膜６をマスクとして前記ｐウェル２
中に例えばリンのようなｎ型不純物を例えば５０ｋｅＶ
、ドーズ量１．０ＸＩＯ１３／ａｄの条件でイオン打ち
込みする。次に、全面に例えばＳｉＯ２膜のような絶縁
膜を形成した後、この絶縁膜を例えば反応性イオンエツ
チングにより異方性エツチングして絶縁物から成る側壁
７を形成する。次に、この側壁７をマスクとして前記ｐ
ウェル２中に例えば例えばヒ素のようなｎ型不純物を例
えば８０ｋｅＶ、ドーズ量５．０ＸＩＯ”／ｄの条件で
イオン打ち込みする。この後、不純物の電気的活性化の
ためのアニールを行う。この結果、前記ゲート電極５に
対して自己整合的にソース領域８及びドレイン領域９が
形成される。これらのソース領域８及びドレイン領域９
は、前記側壁７の下方に例えばｎ−型の低不純物濃度部
８ａ、９ａを有し、その他の部分は例えばｎ・型である
。前記ゲート電極５、ソース領域８及びドレイン領域９
により、ｎチャネルＭＯ８ＦＥＴＱ、が構成される。こ
のｎチャネルＭＯ８ＦＥ、ＴＱｌは、低不純物濃度部９
ａによりドレイン領域９の近傍の電界緩和を行うＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有
する。なお、このｎチャネルＭＯ３ＦＥＴＱ、は必ずし
もＬＤＤ構造とする必要はない。
次に第３図に示すように、所定形状のフォトレジスト１
０を形成した後、このフォトレジスト１０をマスクとし
て例えばホウ素を例えば１８０ｋｅＶ、ドーズ量８．０
ＸＩＯ″２／ｄの条件でイオン打ち込みする。このよう
に高エネルギーでイオン打ち込みされたホウ素は、前記
ゲート電極５を透過して前記ｐウェル２中に深さ方向に
広く分布する（ホウ素の分布領域を破線で示す）。この
ホウ素のイオン打ち込みにより、ｎチャネルＭＯ８ＦＥ
ＴＱ、のしきい値電圧が最終的な目標値に設定される。
０を形成した後、このフォトレジスト１０をマスクとし
て例えばホウ素を例えば１８０ｋｅＶ、ドーズ量８．０
ＸＩＯ″２／ｄの条件でイオン打ち込みする。このよう
に高エネルギーでイオン打ち込みされたホウ素は、前記
ゲート電極５を透過して前記ｐウェル２中に深さ方向に
広く分布する（ホウ素の分布領域を破線で示す）。この
ホウ素のイオン打ち込みにより、ｎチャネルＭＯ８ＦＥ
ＴＱ、のしきい値電圧が最終的な目標値に設定される。
また、このホウ素がイオン打ち込みされた部分のｐウェ
ル２中の不純物濃度は例えば１．ＯＸ １０”／ａｔ？
に増大する。この結果、ｎチャネルＭＯ８ＦＥＴＱ工の
ドレイン電圧印加時のドレイン領域９とｐウェル２との
間のｐｎ接合における空乏層のソース領域８側への伸び
を抑えることができる。このため、パンチスルーが起き
にくくなり、従ってショートチャネル効果を抑えること
ができるので、その分だけチャネル長を短かくすること
ができる。第５図に示す破線の曲線から分かるように、
ｎチャネルＭＯ３ＦＥＴＱ工のしきい値電圧を例えば０
．４ｖ以上とする場合、チャネル長を例えば０．５５μ
ｍ以上とすることができる。従って、ｎチャネルＭＯ３
ＦＥＴＱ、１個当たりの面積を低減することができるの
で、周辺回路における集積密度が高いＭＯ３ＬＳＩを製
造することができる。また、これによって、チップサイ
ズの減少が可能である。
ル２中の不純物濃度は例えば１．ＯＸ １０”／ａｔ？
に増大する。この結果、ｎチャネルＭＯ８ＦＥＴＱ工の
ドレイン電圧印加時のドレイン領域９とｐウェル２との
間のｐｎ接合における空乏層のソース領域８側への伸び
を抑えることができる。このため、パンチスルーが起き
にくくなり、従ってショートチャネル効果を抑えること
ができるので、その分だけチャネル長を短かくすること
ができる。第５図に示す破線の曲線から分かるように、
ｎチャネルＭＯ３ＦＥＴＱ工のしきい値電圧を例えば０
．４ｖ以上とする場合、チャネル長を例えば０．５５μ
ｍ以上とすることができる。従って、ｎチャネルＭＯ３
ＦＥＴＱ、１個当たりの面積を低減することができるの
で、周辺回路における集積密度が高いＭＯ３ＬＳＩを製
造することができる。また、これによって、チップサイ
ズの減少が可能である。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、高エネルギーのホウ素のイオン打ち込みの条件
としては上述の実施例と異なる条件を用いることが可能
である。また、本発明は、ダイナミックＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の各種の
ＭＯＳＬＳＩその他の半導体集積回路装置に適用するこ
とが可能である。
としては上述の実施例と異なる条件を用いることが可能
である。また、本発明は、ダイナミックＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の各種の
ＭＯＳＬＳＩその他の半導体集積回路装置に適用するこ
とが可能である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、周辺回路における集積密度の高い半導体集積
回路装置を製造することができる。
回路装置を製造することができる。
第１図〜第３図は、本発明の一実施例によるＭＯ３ＬＳ
Ｉの製造方法を工程順に説明するための断面図、 第４図は、ＣＭＯＳインバータを示す回路図、第５図は
、ｎチャネルＭＯ８ＦＥＴのチャネル長としきい値電圧
との関係を示すグラフである。 図中、１・・・半導体基板、２・・・ｐウェル、５・・
・ゲート電極、８・・・ソース領域、９・・・ドレイン
領域、１０・・・フォトレジストである。
Ｉの製造方法を工程順に説明するための断面図、 第４図は、ＣＭＯＳインバータを示す回路図、第５図は
、ｎチャネルＭＯ８ＦＥＴのチャネル長としきい値電圧
との関係を示すグラフである。 図中、１・・・半導体基板、２・・・ｐウェル、５・・
・ゲート電極、８・・・ソース領域、９・・・ドレイン
領域、１０・・・フォトレジストである。
Claims (1)
- 【特許請求の範囲】 １、ＭＩＳＦＥＴにより構成される周辺回路を有する半
導体集積回路装置の製造方法であって、前記ＭＩＳＦＥ
Ｔのゲート電極形成後にこのゲート電極を透過して高エ
ネルギーで不純物をイオン打ち込みすることによりこの
ＭＩＳＦＥＴのしきい値電圧を制御するようにしたこと
を特徴とする半導体集積回路装置の製造方法。 ２、前記ＭＩＳＦＥＴがｎチャネルＭＩＳＦＥＴである
ことを特徴とする特許請求の範囲第１項記載の半導体集
積回路装置の製造方法。 ３、前記不純物がホウ素であることを特徴とする特許請
求の範囲第１項又は第２記載の半導体集積回路装置の製
造方法。 ４、前記半導体集積回路装置がＭＯＳＬＳＩであること
を特徴とする特許請求の範囲第１項〜第３項のいずれか
一項記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP831888A JPH01184956A (ja) | 1988-01-20 | 1988-01-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP831888A JPH01184956A (ja) | 1988-01-20 | 1988-01-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184956A true JPH01184956A (ja) | 1989-07-24 |
Family
ID=11689810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP831888A Pending JPH01184956A (ja) | 1988-01-20 | 1988-01-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607868A (en) * | 1994-06-15 | 1997-03-04 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device with channel ion implantation through a conductive layer |
| EP0708482A3 (en) * | 1994-10-17 | 1997-03-26 | Siliconix Inc | BiCDMOS manufacturing technology and its structures |
| EP0739031A3 (en) * | 1995-04-17 | 1998-02-11 | Motorola, Inc. | Method of adjusting a threshold voltage of a semiconductor on insulator device |
-
1988
- 1988-01-20 JP JP831888A patent/JPH01184956A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607868A (en) * | 1994-06-15 | 1997-03-04 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device with channel ion implantation through a conductive layer |
| EP0708482A3 (en) * | 1994-10-17 | 1997-03-26 | Siliconix Inc | BiCDMOS manufacturing technology and its structures |
| EP0739031A3 (en) * | 1995-04-17 | 1998-02-11 | Motorola, Inc. | Method of adjusting a threshold voltage of a semiconductor on insulator device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US5413945A (en) | Blanket N-LDD implantation for sub-micron MOS device manufacturing | |
| US6049113A (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR100459872B1 (ko) | 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법 | |
| US6258645B1 (en) | Halo structure for CMOS transistors and method of manufacturing the same | |
| US20040110351A1 (en) | Method and structure for reduction of junction capacitance in a semiconductor device and formation of a uniformly lowered threshold voltage device | |
| US5963801A (en) | Method of forming retrograde well structures and punch-through barriers using low energy implants | |
| US5557129A (en) | Semiconductor MOSFET device having a shallow nitrogen implanted channel region | |
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| US20090179274A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| US6268250B1 (en) | Efficient fabrication process for dual well type structures | |
| KR20170001945A (ko) | 반도체 장치 | |
| US6153910A (en) | Semiconductor device with nitrogen implanted channel region | |
| JPH01184956A (ja) | 半導体集積回路装置 | |
| US6541341B1 (en) | Method for fabricating MOS field effect transistor | |
| JP2005026661A (ja) | リフレッシュタイムを改善させた半導体素子の製造方法 | |
| JP2001176986A (ja) | 半導体装置の製造方法 | |
| KR100233707B1 (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| JP3309589B2 (ja) | 半導体装置の製造方法 | |
| KR100387258B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US6617218B2 (en) | Manufacturing method for semiconductor device | |
| US7157322B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100904421B1 (ko) | 반도체 메모리 소자의 제조방법 |