JPH01187832A - 半導体デバイスおよび半導体チップ - Google Patents

半導体デバイスおよび半導体チップ

Info

Publication number
JPH01187832A
JPH01187832A JP63010657A JP1065788A JPH01187832A JP H01187832 A JPH01187832 A JP H01187832A JP 63010657 A JP63010657 A JP 63010657A JP 1065788 A JP1065788 A JP 1065788A JP H01187832 A JPH01187832 A JP H01187832A
Authority
JP
Japan
Prior art keywords
wire
electrode pad
semiconductor chip
hardness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63010657A
Other languages
English (en)
Inventor
Kazuyoshi Kanazawa
金沢　一良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63010657A priority Critical patent/JPH01187832A/ja
Publication of JPH01187832A publication Critical patent/JPH01187832A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイスおよび半導体チップ、主として
、銅ワイヤボンディングに適した半導体チップと、この
半導体チップを組み込んだ半導体デバイスに関する。
〔従来の技術〕
半導体デバイスの製造工程において、チップの電極とリ
ードとをワイヤを介して電気的に接続するワイヤボンデ
ィング工程がある。
従来、この種ワイヤボンディング装置としては、金ワイ
ヤを使用した熱圧着ワイヤボンディング装置、アルミワ
イヤを使用した超音波ワイヤボンディング装置等が知ら
れている。また、前記熱圧着ワイヤボンディング装置に
あっては、ワイヤの先端を球状化（ボール化）する手−
段として、水素炎によるもの、放電によるものとがある
。放電によってワイヤの先端をボール化する熱圧着ワイ
ヤボンディング装置は、キャピラリーに保持されたワイ
ヤの先端と、放電電極との間に高電圧を印加して、放電
現象を生じさせ、ワイヤの先端を球状（ボール）化し、
その後、キャピラリーを降下させてキャピラリーでボー
ルを押し潰してチンプの電極に熱圧着する。
一方、最近では、ワイヤは金ワイヤに代えて、アルミニ
ウム、銅等の卑金属ワイヤが使用され始めている。この
ような卑金属ワイヤは酸化し易く、ボール表面に酸化物
が存在したり、硬度が硬くなる等のワイヤボンディング
性に好ましくない事態が生じる。そこで、卑金属ワイヤ
を用いるワイヤボンディング装置にあっては、ワイヤの
先端の放電による球状化（ボール化）は、ボール表面が
酸化しないように不活性雰囲気あるいは還元性雰囲気で
行われるようになっている。特に、銅ワイヤによるワイ
ヤボンディングは、金ワイヤを用いたワイヤボンディン
グと同様に超音波熱圧着技術の手法を採用できること、
銅は金に比較して材料費が安い等の理由により、今後−
層多く採用されることと思われる。
なお、銅ワイヤボンディング技術については、日経マグ
ロウヒル社発行「日経マイクロデバイスＪ　１９Ｂ５年
９月号、昭和６０年９月１日発行、Ｐ８９〜Ｐ１００に
記載されている。この文献には、銅（Ｃｕ）はワイヤボ
ンディング材料としては本質的に硬い旨記載されている
。また、この文献には、「ボール・ボンディングはＳｉ
チップ上の厚さ約ｌｌｔｍのＡｉ蒸着パッド上に超音波
併用熱圧着法により行う、このプロセスでの最後の重要
な課題は、Ａｕより硬いＣｕボールを、Ｓｉチップに損
傷を与えずに接合するための技術開発である。」旨記載
されている。
〔発明が解決しようとする課題〕
上記のように、ＩＣ等半導体デバイスの組立において、
高価な金ワイヤに代えて、卑金属ワイヤ、たとえば、銅
ワイヤが使用されている。この場合、この銅ワイヤが接
続される半導体チップの電極パッド（ワイヤポンディン
グパッド）は、一般にアルミニウム（Ａｕ）で形成され
ている０Ｍｑワイヤは、前記文献にも記載されているよ
うに、本質的にアルミニウムに対してその硬度が低い、
この結果、前記文献にも記載されているように、Ｃｕワ
イヤでボンディングした場合、Ｓｉチップに損傷を与え
る場合がある。
すなわち、本発明者の分析によれば、Ｃｕワイヤによる
ボンディングでは、ワイヤボンディング時に圧着部分が
剥離したり、あるいはＡｆＬからなるｔｔｉパッドの下
層の５ｉＯｔｌｉにクランクが発生し、ボンディング不
良が発生してしまう、また、接続されたＣｕワイヤの引
張強度テストで、電極パッドが剥離してしまうことがあ
る。この電極パッドの剥離も、ワイヤボンディング時の
衝撃で電極パッドとシリコン基板との間に剥離現象が生
じることによると准定できる。この剥離現象は、Ｃｕワ
イヤの硬さ故によって起きる。
そこで、本発明者は、被接続部であるＡｉの電極パッド
の硬度を高めることによって、圧着部剥離防止、ＳｉＯ
□膜剥離防止、ワイヤの引張強度向上が達成できるので
はないかという発想のもとに本発明をなした。
本発明の目的は、銅ワイヤの接続性がよくかつワイヤボ
ンディングによって損傷を受は難い構造の半導体チップ
を提供することにある。
本発明の他の目的は、銅ワイヤによるワイヤボンディン
グの信頼性が高い半導体デバイスを提供することにある
。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体デバイスにあっては、半導体
チップのＡ豆からなる電極パッドに銅ワイヤが接続され
ているが、前記１ｉＩ２ｊパッドは銅を含む組成となっ
ていることから、Ａｆｌを主成分とする電極パッドのピ
ンカース硬度値４０に比較して、ビッカース硬度値が７
０〜１００と硬度が大きくなっている。
〔作用〕
上記した手段によれば、本発明の半導体デバイスにあっ
ては、半導体チップのＡｎからなる電極パッドに銅ワイ
ヤが接続されているが、前記電極パッドは銅を含みＡユ
を主成分とする電極パッドに比較して硬度が大きくなっ
ていることから、銅ワイヤは電極パッドに確実に接続さ
れ、ワイヤボンディングの信転性が高くなる。また、本
発明の半導体デバイスは、前記半導体チップの電極パッ
ドが硬いことから、ワイヤボンディング時に電極パッド
の下の半導体チップ表層部分の破壊もなく信頼性が高い
、また、本発明の半導体チップにあっては半導体チップ
の電極パッドの硬度が高いことから、銅ワイヤのボンデ
ィング時ワイヤは確実に接続されるとともに、電極パッ
ド下の半導体チップ表層部分に破損を生じさせたりある
いは電極パッドと、この電極パッドが設けられる絶縁膜
との間に剥離現象が発生しないため、ボンディングの信
鯨性が高くなり、かつボンディングの歩留りの向上も達
成できる。
（実施例〕 以下図面を参照して本発明の一実施例について説明する
。
第１図は本発明の一実施例による銅ワイヤが接続された
半導体チップの要部を示す断面図、第２図は同じく配線
層形成前の半導体チップを示す断面図、第３図は同じく
配線層形成後の半導体チップを示す断面図、第４図は本
発明による半導体デバイスの製造におけるワイヤボンデ
ィング状態を示す断面図、第５図は同じく完成状態の半
導体デバイスを示す斜視図である。
この実施例の半導体デバイス１は、第５図に示されるよ
うに、略直方体からなるパッケージ２の両側からそれぞ
れ４本のり一ド３を突出させた形状となっている。前記
パッケージ２は樹脂で構成されている。また、前記リー
ド３は階段状に一段折れ曲がり、面実装タイプとなって
いる。
前記パッケージ２内にあっては、第１図に示されるよう
な半導体チップ４が配設されているとともに、この半導
体チップ４の電極パッド５と、前記リード３の内端とは
ワイヤ６で電気的に接続されている（第４図参照）。こ
のワイヤ６は銅（ＣＵ）ワイヤで形成されている。また
、前記電極パッド５は、その主成分がアルミニウム（Ａ
ｌｌ）となっているが、この電極パッド５にはＣｕが２
〜１２％添加され、硬度がビッカース硬度値で７０〜１
００となっている。ちなみに、Ａｉの電極パッド５の硬
度は、ビッカース硬度値で４０程度である。
ここで、Ｃｕが添加された電極パッド５を有する半導体
チップ４について説明する。半導体チップ４の製造にあ
っては、第２図に示されるように、ｐ形のシリコン基板
７が用意された後、エピタキシャル成長法、ホトリソグ
ラフィ、拡散等子（の技術の繰り返しの処理作業によっ
て、たとえば、その表層部分にトランジスタ８および抵
抗９が形成される。前記トランジスタ８は、前記シリコ
ン基板７の表層部分に設けられたｎ形のコレクタ領域１
０と、このコレクタ領域１０の表層部分に設けられたｐ
形のヘース領域１１と、このベース領域１１の表層部分
に設けられたｎ十形のエミッタ領域１２、前記コレクタ
領域ＩＯの底に設けられたｎ十形の埋め込み層１３と、
前記コレクタ領域１０の表層部分に設けられたｎ十形の
コンタクト領域１４とからなっている。また、抵抗９は
、前記シリコン基板７の表層部分に設けられたｎ影領域
１５の表層部に設けられたｐ形［１６を利用して形成さ
れる。なお、前記ｎ影領域１５の下部にもｎ十形からな
る埋め込み層エフが設けられている。
このようなシリコン基板７．の主面には、常用のホトリ
ソグラフィによって絶縁１ｉ１Ｂが形成される。絶縁膜
１８は第２図に示されるように、トランジスタ８部分で
はエミッタコンタクト孔１９゜ベースコンタクト孔２０
．　　コレクタコンタクト孔２１が設けられ、抵抗９部
では前記Ｐ形層１６に望む２つの抵抗用コンタクト孔２
２が設けられている。
つぎに、前記シリコン基板７の主面には、Ａｉ（場合に
よってはＡｌｌとＳｉ）とＣｕとが同時に蒸着されて１
μｍ程度の厚さの導体層が形成される。この蒸着の際、
Ｃｕの含有率は２〜１２％程度となり、導体層のビッカ
ース硬度値は７０〜１００になるようにする。その後、
この導体層は常用のホトリソグラフィによってパターニ
ングされて、第３図に示されるような配線層２３が形成
される。また、前記シリコン基板７の主面には、ファイ
ナルパッシベーション膜２４が形成される。
このファイナルパッシベーション膜２４も常用のホトリ
ソグラフィによって部分的除去され、第１図に示される
ように、配線層２３が部分的に露出した電極パッド５が
形成される。。
このような半導体チップ４にあうでは、前記電極パッド
５にワイヤ（Ｃｕワイヤ）が超音波熱圧着法によって接
続される。
すなわち、この超音波熱圧着法でワイヤボンディングを
行うワイヤボンディング装置では、第４図に示されるよ
うに、ＸＹ子テーブル６上にリードフレーム２７が載置
される。このリードフレーム２７のタブ２日上には、接
合材２９を介して半導体チップ４が固定されている。ま
た、リード３の内端は前記半導体チップ４の近傍に延在
している。前記ＸＹ子テーブル６は図示しないがヒータ
が内蔵され、載置したリードフレーム２７を所望の温度
に加熱し、超音波熱圧着によるワイヤボンディングが行
えるようになっている。
一方、ワイヤ６、すなわち、Ｃｕワイヤ６は、ワイヤボ
ンディング装置のボンディングヘッドに取り付けられた
キャピラリ３０と呼称される筒状のボンディングツール
に保持される。また、このワイヤボンディング装置には
、ワイヤの先端を球状化する球状化機構（図示せず）が
配設されている。そして、この球状化機構によるワイヤ
６の球状化およびワイヤボンディングは、酸化しないよ
うに不活性ガス雰囲気下で行われるようになっている。
ワイヤボンディングに際しては、キャピラリ３０の位置
決めが行われた後、キャピラリ３０の下端から突出した
Ｃｕワイヤ６の先端が、球状化機構によって球状化され
球体（ボール）３１が形成される。その後、前記キャピ
ラリ３０は、矢印で示されるように降下して前記ボール
３１を半導体チップ４の電極パッド５に当て、かつ超音
波振動してボール３１を電極パッド５に擦り付ける。ボ
ール３１はキャピラリ３０によって押し潰され、かつ超
音波振動によって電極パッド５に擦り付けられるため、
電極パッド５に圧着固定される。
この際、前記Ｃｕワイヤ６はＡｕワイヤ等に比較して硬
度が高いが、この実施例の電極パッド５は、通常のＡｉ
を主成分とする電極パッドのビッカース硬度値４０に比
較して、ビッカース硬度値で７０〜１００と大きく硬い
ことから、キャピラリ３０による衝撃、振動のエネルギ
ーを効果的に受けることができるため、ボール３１と電
極パッド５の界面は良好な状態で相互に固定される。し
たがって、ボンディング時圧着部が剥離したりすること
がない。
また、ワイヤボンディング時前記電極バッド５が硬いこ
とから、電極パッド５の下層に加わる衝撃も小さくなり
、電極パッド５と絶縁膜１８との界面や絶縁膜１８にク
ランク等の損傷が発生しない、この結果、半導体チップ
４がワイヤボンディングによって劣化するようなことが
ないとともに、銅ワイヤの引張強度テストによっても電
極パッド５が剥離するというような不良が発生しない。
つぎに、前記キャピラリ３０は、ワイヤ６の先端を電極
パッド５に圧着固定した後は、一連の矢印で示されるよ
うにワイヤ６をキャピラリ３０の先端から解き出しなが
ら移動し、ワイヤ６にループを描かせた状態でワイヤ６
の途中部分をキャピラリ３０でリード３の内端に超音波
熱圧着法によって圧着固定する。また、図示しないクラ
ンパでワイヤ６を掴んで引っ張り、ワイヤ６のリード３
の圧着固定部で分断させる。その後、キャビラリ３０は
上昇するとともに、水平移動して次のワイヤボンディン
グに備える。
このようにして、順次半導体チップ４の電極パッド５と
、半導体チップ４の近傍に内端を臨ませるリード３とは
、それぞれＣｕワイヤ６で接続され、ワイヤボンディン
グを終了する。
ワイヤボンディングが終了したリードフレーム２７に対
して、レジンモールドが行われて前記半導体チップ４．
ワイヤ６、リード３の内端側がパッケージされる。さら
に、リード３はリードフレーム２７から分断されるとと
もに、成形され、第５図に示されるような半導体デバイ
ス１が製造される。
このような実施例によれば次の効果が得られる。
（１）本発明の半導体チップは、Ｃｕワイヤを接続する
。１１を主成分とする電極パッドにＣｕが含まれていて
、硬度が高くなっていることから、ＣＵワイヤをボンデ
ィングした際、ボンディング時の衝撃や振動のエネルギ
ーを効果的に受けることができるため、ワイヤと電極パ
ッドの界面は良好な状態で相互に確実に固定されるとい
う効果が得られる。
（２）上記（１）により、本発明の半導体チップを用い
て半導体デバイスを製造した場合、ワイヤと電極パッド
とが確実に固定されるため、圧着部が剥離したりするこ
とがなくワイヤボンディングの信頼度の高い半導体デバ
イスを製造することができるという効果が得られる。
（３）上記（１）により、本発明の半導体チップは電極
パッドが硬いことから、硬いＣｕワイヤをボンディング
しても、電極パッドが緩衝性を示すため、電極パッドの
下層の絶縁膜やシリコン基板そのものに加わる衝撃も小
さくなり、絶縁膜やシリコン基板にクランク等の１員傷
が発生しないという効果が得られる。
（４）上記（３）により、本発明の半導体チップを用い
て半導体デバイスを製造した場合、ワイヤボンディング
によってｖＡ縁膜やシリコン基牟反にクランク等の損傷
が発生しないため、Ｃｕワイヤの引張強度テストの際、
電極パッドが剥離したりする不良が発生しなくなり、ワ
イヤボンディングの信頼度が高くなるという効果が得ら
れる。
（５）上記（３）および（４）により、本発明の半導体
チップを用いて半導体デバイスを製造した場合、ワイヤ
ボンディングによって絶縁膜やシリコン基板にクランク
等の損傷が発生しないため、半導体デバイスの信頼度が
高くなるという効果が得られる。
（６）上記（５）により、本発明の半導体チップを用い
て半導体デバイスを製造した場合、ワイヤボンディング
によって絶縁膜やシリコン基板にクランク等の損傷が発
生しないため、半導体デバイス製造の歩留りが高くなる
という効果が得られる。
（７）上記（１）〜（６）により、本発明によれば、ワ
イヤボンディングの信頼度の高い半導体デバイスを安価
に提供することができるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記電極パッ
ド５にあっては、電極パッドをＡｎあるいはシリコンを
わずかに含むＡｆＬで形成した後、スパッタ法によって
所望のＣＵを打ち込みかつ拡散させて電極パッドを所望
の硬度にするようにしても前記実施例同様な効果が得ら
れる。
また、第６図に示されるように、配線層２３をＡｎある
いはシリコンをわずかに含むＡＪＩＬで形成した後、電
極パッド５部分としてこの配線Ｎ２３上に、Ｃｕを２〜
１２％含む硬化層３２を形成しても、Ｃｕワイヤ６を良
好にかつ半導体チップ４に損傷を与えることなくボンデ
ィングできる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体デバイスの製
造技術に適用した場合について説明したが、それに限定
されるものではない。
本発明は少なくとも銅等のワイヤを銅よりも軟らかい物
質に接続する技術には適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の半導体デバイスにあっては、半導体チップのＡ
ｎからなる電極パッドに銅ワイヤが接続されているが、
前記電極パッドは銅を含みＡＪＩＬを主成分とする電極
パッドに比較して硬度が大きくなっていることから、銅
ワイヤは電極パッドに確実に接続され、ワイヤボンディ
ングの信頼性が高（なる。また、本発明の半導体デバイ
スは、前記半導体チップの電極パッドが硬いことから、
ワイヤボンディング時に電極パッドの下の半導体チップ
表層部分の破壊もなくワイヤボンディングの接合性も高
くかつ絶縁膜の劣化もないことから信頼性が高い。
【図面の簡単な説明】
第１図は本発明の一実施例による銅ワイヤが接続された
半導体チップの要部を示す断面図、第２図は同じく配線
層形成前の半導体チップを示す断面図、 第３図は同じく配線層形成後の半導体チップを示す断面
図、 第４図は本発明による半導体デバイスの製造におけるワ
イヤボンディング状態を示す断面図、第５図は同じく完
成状態の半導体デバイスを示す斜視図、 第６図は本発明の他の実施例による半導体チップの要部
を示す断面図である。 ｌ・・・半導体デバイス、２・・・パンケージ、３・・
・リード、４・・・半導体チップ、５・・・電極パッド
、６・・・ワイヤ、７・・・シリコン基板、８・・・ト
ランジスタ、９・・・抵抗、１０・・・コレクタ領域、
１１・・・ベース領域、Ｉ２・・・エミッタ領域、１３
・・・埋め込み層、１４・・・コンタクト領域、１５・
・・ｎ影領域、１６・・・ｐ形層、１７・・・埋め込み
層、１日・・・絶縁膜、１９・・・エミッタコンタクト
孔、２０・・・ベースコンタクト孔、２１・゛・・コレ
ククコンタクト孔、２２・・・抵抗用コンタクト孔、２
３・・・配線層、２４・・・ファイナルパッシベーショ
ン膜、２６・・・ＸＹ子テーブル２７・・・リードフレ
ーム、２８・・・タブ、２９・・・接合材、３０・・・
キャピラリ、３１・パ（−一

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップの電極パッドと、リード内端をワイヤ
    で接続してなる半導体デバイスであって、前記電極パッ
    ドは電極パッドを構成する配線材料の硬度を増大させる
    硬度増大物質が含まれていることを特徴とする半導体デ
    バイス。 ２、前記電極パッドはアルミニウムを主成分とし、硬度
    増大物質として銅が含まれかつ電極パッドには銅ワイヤ
    が接続されていることを特徴とする特許請求の範囲第１
    項記載の半導体デバイス。 ３、前記アルミニウムを主成分とする電極パッドには２
    〜１２％の銅が含まれ、かつ電極パッドの硬度はビッカ
    ース硬度値で７０〜１００となっていることを特徴とす
    る特許請求の範囲第１項記載の半導体デバイス。 ４、表面に電極パッドを有する半導体チップであって、
    前記電極パッドには電極パッドを構成する配線材料の硬
    度を増大させる硬度増大物質が含まれていることを特徴
    とする半導体チップ。 ５、前記電極パッドはアルミニウムを主成分とし、かつ
    電極パッドの硬度がビッカース硬度値で７０〜１００と
    なる程度の量の銅が含まれていることを特徴とする特許
    請求の範囲第４項記載の半導体チップ。
JP63010657A 1988-01-22 1988-01-22 半導体デバイスおよび半導体チップ Pending JPH01187832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63010657A JPH01187832A (ja) 1988-01-22 1988-01-22 半導体デバイスおよび半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63010657A JPH01187832A (ja) 1988-01-22 1988-01-22 半導体デバイスおよび半導体チップ

Publications (1)

Publication Number Publication Date
JPH01187832A true JPH01187832A (ja) 1989-07-27

Family

ID=11756298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63010657A Pending JPH01187832A (ja) 1988-01-22 1988-01-22 半導体デバイスおよび半導体チップ

Country Status (1)

Country Link
JP (1) JPH01187832A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962343A2 (en) 2007-02-20 2008-08-27 NEC Electronics Corporation Semiconductor device
JP2011003745A (ja) * 2009-06-18 2011-01-06 Sumitomo Metal Mining Co Ltd Ｃｕボンディングワイヤ
WO2013058020A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015144168A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962343A2 (en) 2007-02-20 2008-08-27 NEC Electronics Corporation Semiconductor device
US7791198B2 (en) 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
US7944052B2 (en) 2007-02-20 2011-05-17 Renesas Electronics Corporation Semiconductor device
US8334596B2 (en) 2007-02-20 2012-12-18 Renesas Electronics Corporation Semiconductor device including coupling ball with layers of aluminum and copper alloys
US8395261B2 (en) 2007-02-20 2013-03-12 Renesas Electronics Corporation Semiconductor device
JP2011003745A (ja) * 2009-06-18 2011-01-06 Sumitomo Metal Mining Co Ltd Ｃｕボンディングワイヤ
WO2013058020A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
US9406628B2 (en) 2013-03-21 2016-08-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9607956B2 (en) 2013-03-21 2017-03-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2015144168A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US8298947B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
EP0478250A1 (en) Integrated circuit device and method to prevent cracking during surface mount
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
CN100365806C (zh) 具有非氧化铜线的半导体封装
KR101077813B1 (ko) 절연 와이어의 와이어본딩 및 그를 위한 모세관
JP2007524987A (ja) 絶縁されたワイヤのワイヤボンディング
JP2838703B2 (ja) 半導体パッケージの製造方法
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP4642047B2 (ja) 半導体装置
JPH01187832A (ja) 半導体デバイスおよび半導体チップ
US8174104B2 (en) Semiconductor arrangement having specially fashioned bond wires
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
US20050253140A1 (en) Method of bumping die pads for wafer testing
JP4007917B2 (ja) 半導体装置及びその製造方法
US20030025190A1 (en) Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2000299350A (ja) 半導体装置及びその製造方法
KR940003563B1 (ko) 반도체 장치 및 그 제조방법
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP3365218B2 (ja) 半導体ベアチップのバーンイン用キャリア及びその製造方法
KR100541686B1 (ko) 반도체 칩 패키지의 제조 방법