JPH01188111A - レール−トゥ‐レール同相範囲を有する折返しカスコード増幅器 - Google Patents

レール−トゥ‐レール同相範囲を有する折返しカスコード増幅器

Info

Publication number
JPH01188111A
JPH01188111A JP63295873A JP29587388A JPH01188111A JP H01188111 A JPH01188111 A JP H01188111A JP 63295873 A JP63295873 A JP 63295873A JP 29587388 A JP29587388 A JP 29587388A JP H01188111 A JPH01188111 A JP H01188111A
Authority
JP
Japan
Prior art keywords
transistor
current
rail
voltage
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63295873A
Other languages
English (en)
Other versions
JP2597690B2 (ja
Inventor
Wei-Chan Hsu
ウェイ−チャン　ス
William R Krenik
ウィリアム　アール．クレニック
James R Hellums
ジェームス　アール．ヘルムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH01188111A publication Critical patent/JPH01188111A/ja
Application granted granted Critical
Publication of JP2597690B2 publication Critical patent/JP2597690B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45462—Indexing scheme relating to differential amplifiers the CSC comprising a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に折返しカスコード増幅器に関し、より詳
細にはシングル・エンド出力と共に入力上のレール−ト
ウーレール同相範囲（供給電源電圧範囲）を有する０Ｍ
Ｏ３技術を用いた折返しカスコード増幅器に関する。
従来技術 演算増幅器は近年広汎な応用を見てきた。演算増幅器の
設計者に対する多数の挑戦の一つにより、設計要因に対
する適切な妥協を提供することで、多数の応用に用いる
ことができる増幅器が設計されてきた。演算増幅器の一
要因、即ち同相範囲は、同相除去に対して伝統的に交換
されるので、設計者に対して主要な問題を生じがちであ
る。一般に、相当高い同相除去が所定の増幅器において
望ましい。しかし、この高同相除去は、同相範囲を厳し
く制限するカスコード・デバイスの使用を通してのみ達
成される。
カスコード増幅器にともなう一問題は、レール−トウー
レールの動作をしなければならない入力回路と同様に、
出力回路用の直流バイアス条件にある。出力回路におけ
る直流バイアス問題は、°現右入手できるシングルエン
ド変換回路と差動的に用いられる特定の構成から生じる
。このような−回路は、ｒＩＥＥＥ　　ジャーナル・オ
ブ・ソリッドステート・サーキット」第５Ｃ−２２巻、
第２号（１９８７年４月刊）の第１８１頁乃至１８６頁
記載のｒ高性能３ミクロンＣＭＯＳアナログ標準セル・
ライブラリーの設計考察Ｊ　（Ｌａｂｃｒ。
Ｒａｈｉｌｌｌ、口ｒｃｙｅｒ、　Ｕｅｈａｒａ、にｗ
ｏｋ及びＧｒａｙ著）に説明されている。この記事に説
明されているデバイスにより１個のレールのみへの同相
範囲が説明されている。
問題点を解決するための手段 ここに開示する本発明は、レール−トウーレール同相範
囲を右する折返しカスコード増幅器を含む。この増幅器
はプッシュプル配置で作動する２個の折返しカスコード
増幅器を含む。第一の増幅器は正のレールへの差動電流
を発生するべく作動する共通ソース回路を有し、第二の
増幅器は負のレールへの差動電流を発生する共通ソース
回路を有する。プッシュプル共通ゲート回路を提供して
２個の差動電流の一方の側を受は取ると共に、第二の共
通ゲート回路により差８電流のもう一方の側を受は取る
。この２個のプッシュプル共通ゲート回路は２個の出力
電圧端子に接続されている。
可変電流負荷を両方のプッシュプル・ゲート回路に提供
するが、このプッシュプル・ゲート回路には同相制御電
圧の関数に比例する抵抗がある。同相制御回路を提供し
て第一及び第二の共通ゲート回路の可変負荷を制御し、
２出力端子間の同相電圧を設定する。コンバレータロ路
を提供して、−方の出ノ〕端子の電圧を感知しそれを基
準電圧と比較し、同相回路を制御して、感知した出力接
点を負帰還ループの基準電圧に維持する。
、−技術的利点が本発明の増幅器により提供されるが、
これはこの増幅器が、−組の入力デバイスが遮断された
時に生じるバイアス電流の変化を引き起こす高帰還増幅
回路を提供するということである。これにより交差歪み
が比較的低くなる。さらに、この増幅器のスルーイング
特性は同相範囲がどちらの供給レールにある時も同様で
ある。他の技術的利点は、この増幅器が比較的低い供給
電圧で作動することができ、かつ信号供給゛Ｃ作動する
ことができるということである。折返しカスコード機構
により高周波動作が可能になる。本発明のさらに他の技
術的利点は、コンパレータ回路により提供される帰還ル
ープの使用によって、標準的な折返しカスコード増幅器
に比ベスルーレ−１〜を一方向に増加させるということ
である。
添付図面に関連して次の実施例の説明を参照することに
より、本発明及びその利点をより完全に理解することが
できるであろう。
−友盈３ さて、第１図を説明づるが、同図にはレール−トウーレ
ール同相範囲の折返しカスコード増幅器の概略図を示す
。供給端子１０を提供して供給電圧ＶＤＤと接続し、ま
たソース端子１２を提供してソース電圧■８８と接続す
る。中央電流源１４をダイオード接続したトランジスタ
を介して端子１０及び１２の間に接続する。これらのダ
イオード接続したトランジスタは２個のＰヂャネル・ト
ランジスタ１６及び１８と２個のＩ’ｌ−ヤネル・トラ
ンジスタ２０及び２２とから成る。トランジスタ１６−
２２のそれぞれのゲートは、電流源１４の一端子と供給
端子１０との間に直列配置で接続されたトランジスタ１
６及び１８、及び電流源１４のもう一方の端子とソース
端子１２との間に直列配置で接続されたトランジスタ２
０及び２２のそれぞれのドレインに接続されている。
増幅器の入力枝は正の入力端子２４と負の入力端子２６
とを有し、電圧Ｖ÷が正の端子２４に接続され、電圧Ｖ
−が負の入力端子２６に接続されている。この入力回路
により２組の人力デバイスを提供して、レール−トウー
レール同相動作を可能にする。入力デバイスの第一の組
はＮチャネル・トランジスタ２８含み、そのゲートは入
力端子２４に接続され、そのソースは接点３ｏに接続さ
れ、そのドレインはＩ！２９を介して接点３１に接続さ
れている。この第一の紺のＮチャネル・トランジスタ３
２は、そのソースが接点３ｏに、そのゲーＩ・が端子２
６に、またそのドレインが線３３を介して接点５９に接
続されている。電流源を接点３０とソース端子１２との
間に提供するが、この電流源は、ドレインが接点３０に
接続され、ゲートがトランジスタ２０のゲートに接続さ
れ、ソースがＮチャネル・トランジスタ３６のドレイン
に接続されているＮチャネル・トランジスタ３４を含む
。トランジスタ３６はそのゲートがトランジスタ２２の
ゲートに接続され、そのソースがソース端子１２に接続
されている。トランジスタ２８及び３２のドレインは、
次に説明するように、出力回路の別々の枝に接続されて
いる。
入力デバイスのもう一方の組はＰチャネル・トランジス
タ３８を含み、そのゲートは正の入力端子２４に接続さ
れ、そのソースは接点４０に接続され、そのドレインは
線４１を介して接点７８に接続されている。このもう一
方の組はざらにＰチャネル・トランジスタ４２を含み、
そのゲートは負の入力端子２６に接続され、そのソース
は接点４０に接続され、そのドレインはａ４３を介して
接点６４に接続されている。接点４０は電流源を通して
供給端子１０に接続されている。この電流源は、ドレイ
ンが接点４ｏに接続され、ソースがＰチャネル・トラン
ジスタ４６のドレインに接続されているＰヂ１７ネル・
トランジスタ４４から成る。Ｐチャネル・トランジスタ
はそのソースが供給端子１０に接続され、トランジスタ
４６のゲートがトランジスタ１６のゲートに接続され、
トランジスタ４４のゲートがトランジスタ１８のゲート
に接続されている。トランジスタ３８及び４２のドレイ
ンは、次に説明するように、２個の出力枝に接続されて
いる。
Ｎチャネル・トランジスタ２８及び３２はそのドレイン
のところに第一の差動電流を提供する。
Ｐチャネル・トランジスタ３８及び４２はそのドレイン
のところに第二の差動電流を提供する。Ｎチャネル・ト
ランジスタ２８及び３２とＰチャネル・トランジスタ３
８及び４２の両方により共通ソース増幅器を形成する。
２ｆ／ｌの出力枝があり、その枝の一方が■。ｕｔと表
示された出力端子４８に接続されている。もう一方は接
点５０に接続されている。接点５０は補償キャパシタ５
２を介してアナログ接地に接続されており、また接点４
８は補償４：１シバシタ５４を介してアナログ接地に接
続されている。アナログ接地は逆三角形で示し、ソース
電圧Ｖ８８と区別するということに注意されたい。
出力端子４８に接続された第一の出力枝は２個の直列接
続したＰチャネル・トランジスタ５６及び５８を含む。
トランジスタ５６はそのソースが供給端子１０に接続さ
れ、そのドレインが接点５９に接続され、そのゲートが
トランジスタ１６のゲートに接続されている。トランジ
スタ５８はそのソースが接点５９に接続され、そのドレ
インが出力端子４８に接続され、そのゲートがトランジ
スタ１８のゲートに接続されている。トランジスタ５６
は電流源を構成し、トランジスタ５８は共通ゲート増幅
器を構成し、トランジスタ５８が出力端子４８に供給さ
れる電流を変調或いは「ステアリング」する。
出力端子４８のもう一方の側には、２個のＮチャネル・
トランジスタ６０及び６２が接点４８とソース端子１２
との間に直列配置で接続されている。トランジスタ６０
はそのドレインが出力端子４８に接続され、またそのソ
ースが接点６４に接続されて共通ゲート増幅器を構成し
、トランジスタ５８と組み合わせてプッシュプル動作を
提供する。トランジスタ６２はそのドレインが接点６４
に接続され、そのソースがソース端子１２゛に接続され
ている。トランジスタ６０のゲートはトランジスタ２０
のゲートに接続され、また接点６４はトランジスタ４２
及び６２のドレインに接続されている。トランジスタ６
２のゲートは接点６５に接続されている。トランジスタ
６２はそのゲート・バイアスの関数と比例する電流可変
負荷を提供する。
もう一方の出力枝は、供給端子１０と接点５０の間に接
続された２個の直列接続したＰチャネル・トランジスタ
６６及び６８と、接点５０とソース端子１２との１ｍに
接続した２個の直列接続したＮチャネル・トランジスタ
７０及び７４とから成る。Ｐチャネル・トランジスタ６
６はそのソースが供給端子１ｏに接続され、そのドレイ
ンが接点３１に接続され、そのゲートがトランジスタ１
６のゲートに接続されて、トランジスタ５６と同様に電
流源の役割をする。トランジスタ６８はそのソースが接
点３１に接続され、そρドレインが接点５０に接続され
、そのゲートがトランジスタ１８のゲートに接続されて
、共通ゲート増幅器としてトランジスタ５８と同様に作
動する。
Ｎチャネル・ｉ・ランジスタフ０はそのドレインが接点
５０に接続され、そのソースは接点７８に接続され、そ
のゲートはトランジスタ２０のゲートに接続されて、ト
ランジスタ６０と同様な共通ゲート増幅器を提供する。
トランジスタ７４はそのトレインが接点７８に接続され
、そのソースはソース端子１２に接続され、そのゲート
はトランジスタ６２のゲートに接続されている。トラン
ジスタ７４はトランジスタ６２と同様に電流可変負荷と
して作動し、プッシュプル配置した共通ゲート・トラン
ジスタ６８及び７ｏとインタノェースする。
接点５０を帰還配置を通じてアナログ接地に維持する補
助増幅器回路を提供する。この補助増幅器は２個の差動
的に配置したトランジスタ、すなわちＰチャネル・トラ
ンジスタ８０とＰチャネル・トランジスタ８２とを含む
。トランジスタ８０はそのソースが接点８４に接続され
、そのドレインがソース端子１２に接続され、そのゲー
トが接点５０に接続されている。トランジスタ８２はそ
のソースが接点８４に接続され、そのドレインが接点６
５に接続され、そのゲートがアナログ接地に接続されて
いる。Ｎチャネル・トランジスタ８６はそのゲートとト
レインが共に接点６５に接続されている。トランジスタ
８６のソースはソース端子１２に接続されている。電流
源を供給端子１０と接点８４との間に接続した２個の直
列接続したＰチャネル・トランジスタ８８及び９０で提
供するが、トランジスタ８８のゲートはトランジスタ１
６のゲートに接続され、トランジスタ９０のゲートはト
ランジスタ１８のゲートに接続されている。
本発明の増幅器の作動を次に説明する。最初に、補助増
幅器を構成するトランジスタ８０及び８２−９０は考慮
せずに作動を説明するのが役に立つであろう。電圧■十
及びＶ−が平衡状態を提供するように相等しい時、Ｎチ
ャネル・トランジスタ２８及び３２とＰチャネル・トラ
ンジスタ３８及び４２とを通して流れる電流は相等しい
。しかし入力端子２４及び２６間に差動電圧が加えられ
た時、この電流は変化する。例えば、入力端Ｊ！２４の
電圧が入力端子２６の電圧よりもずっと小さい場合、こ
れはトランジスタ２８を通して流れる電流が減少し、１
〜ランジスタ３２を通して流れる電流が増加するという
結果になる。しかし、トランジスタ６６を通して接点３
１に流れる電流は、トランジスタ２８のソース−ドレイ
ン間の経路とトランジスタ６８のソース−ドレイン間の
経路とで分配されるということに注意されたい。平衡状
態では、これはほぼ等しいので、電流の半分がどちらの
方向にも流れる。しかしトランジスタ２８が部分的にタ
ーン・オフされた場合、これは、強いて−層多くの電流
がトランジスタ６８を通し、続いてトランジスタ７ｏ及
び７４を通して流れるようにさせる。さらに、トランジ
スタ３８がよりハードにターン・オンされるので、より
多くの４１流がトランジスタ３８を通して流れ、より少
ない電流がトランジスタ４２を通して流れ、結果として
、より多くの電流が接点７８に加えられかつトランジス
タ７４を通ることになる。
トランジスタ８０．８６．８２．９０及び８８から成る
補助増幅器がなければ、たいてい次のように回路の構成
は変更される。トランジスタ７４及び６２のゲートは接
点６５から分離し、代わりく接点５０に接続する。さら
に、特別なバイアス回路がデバイス７ｏ及び６０のゲー
トにバイアスをか【ノるのに必要となり、従ってデバイ
ス７０゜６０．７４及び６２が全て飽和モードで作動す
る。
しかしこの特別なバイアス回路は、同相入力信号がどち
らの供給レールにも近い場合に生じるバイアス電流の大
きな変化に適合することが不司能で、それにより増幅器
の同相範囲を制限してしまう。
上述したような従来の配置は、同相入力信号がΩのレー
ルにあるどき直線モードで作動するべくバイアス回路を
適合させることができない。この条件で、Ｎチャネル・
トランジスタ２８及び３２がターン・オフされるが、一
方Ｐチせネル・トランジスタ３８及び４２はターン・オ
ンされたままである。］・ランジスタロ６から流れる電
流は全てトランジスタ６８．７０及び７４を通して流れ
る。
同様に、トランジスタ５６を通して流れる電流も全てト
ランジスタ５８．６０及び６２を通して流れる。トラン
ジスタ７４及び６２は、トランジスタ６６及び５６を通
って流れる同一電流でほぼ飽和状態にして作動するべく
設計されている。トランジスタ６６．５６．３８及び４
２からトランジスタ７４及び６２のそれぞれを通る電流
の全てをダンプさせることにより、これらの最後のトラ
ンジスタを三極恰モードの作動にさせ、トランジスタ７
４及び６２がもはや直線方式で作動しないようにする。
これは引き続き接点７８の電圧を上げ、その結果、接点
５ｏの電圧を上げる。接点５０の電圧を上げることは、
結局トランジスタ６８を三極管モードの作動にさせるの
で、それはもはや適切には作動しなくなる。従って増幅
器はもはや信号を直線方式で増幅しない。
図に示したような本発明の詳細な説明するが、２紺の入
力デバイス、すなわちＮチャネル・トランジスタ２８及
び３２とＰチャネル・トランジスタ３８及び４２とによ
りレール−トウーレール同相入力範囲を提供するが、こ
れは入力デバイスの一組が遮断されたときに生じるバイ
アス電流の変化を可能にすることにより行なう。例えば
、入力２４及び２６は共に負のレールにあり、トランジ
スタ２８及び３２を遮断させてもよい。通常の場合はぼ
半分の電流がトランジスタ６６を通して線２９に、そし
てトランジスタ２８を通って流れるが、トランジスタ６
６を通って流れる電流は全て代わりにトランジスタ６８
．７０及びＩ４を通過する。同様に、トランジスタ５６
を通してソースされる電流は全てトランジスタ５８．６
０及び６２を通過する。、前に説明したように、トラン
ジスタ７４及び６２はこの多トドの電流に対して直線方
式で反応するべく設計されておらず、三極管動作にさＵ
ｏられる。従って接点７８及び６４は高くさせられる。
接点７８の高電圧は接点５ｏの電圧を上ＷざＶることに
なる。接点５ｏの上ｔｌ　Ｌ／た電圧は、トランジスタ
８０がそこを流れる電流を減少させる原因となる。代わ
りに、より多くの電流がトランジスタ８２を通して流れ
、接点６５に戻る。
接点６５の８電圧はトランジスタ８６をターン・オンす
る頭内にあるが、このトランジスタはトランジスタ６２
及び７４のゲートのところで反映している。本質的には
、負の帰還を提供して、トランジスタ７４及び６２をよ
りハードにターン・オンし、バイアス電流が増加しても
、それらが直線方式で作動するようにする。
入力２４及び２６が正のレールにある逆の場合、トラン
ジスタ２８及び３２はターン・オンされ、トランジスタ
３８及び４２がターン・オフされる。
この場合、トランジスタ６６を通る電流の半分が線２９
及びトランジスタ２８を通るよう変え、またトランジス
タ５６を通して流れる電流の半分が線３３及びトランジ
スタ３２を通して流れる。−方、Ｐチャネル・トランジ
スタ３８から１４１を通してトランジスタ７４には何り
″市流が到達せず、またＰチャネル・トランジスタ４２
から線４３を通して接点６４では何も電流が受は取られ
ない。
従って、トランジスタ７４及び６２はもは□や適切にバ
イアスをかけられなくなる。接点７８及び６４に流れる
電流が減少したので、これらの接点は一層低い電圧を経
験することになる。接点７８の電圧を低下させることは
、接点５０の一層低い電圧ということになる。これは引
き続き、Ｐチャネル・トランジスタ８０をターン・オン
さゼる傾向があり、トランジスタ８２を通るよりも一層
多い電流がそこを通して流れることになる。従って、接
点６５の電圧は降下し、その結果−層少ない電圧がトラ
ンジスタ８６．６２及び７４のゲートに現れる。この調
整により、トランジスタ７４及び６２はバイアス電流が
減少しても直線方式で作動するということが確実になる
。
補助増幅器を接続すると、帰還回路が提供されて接点５
０をアナログ接地に維持する。例えば、入力端子２４の
比較的低い電圧のために接点５０が上昇し始めると、こ
れがトランジスタ８ｏをターン・オフし始め、より多く
の電流がトランジスタ８２を通して接点６５及びトラン
ジスタ８６に流れる。これにより、トランジスタ７４の
ゲートに反映されるトランジスタ６２のゲートをわずか
に引ぎ上げる。トランジスタ７４がドレイン電圧とは独
立するゲート電圧を有するので、これにより一層多くの
電流がトランジスタ７４を通って流れることになり、ゆ
えにトランジスタ７０を通して一層多くの電流を引っ張
り、接点５０の電圧を低下させる。
逆の状態において、接点５０の電圧がアナログ接地より
も下に降下した場合、これによりトランジスタ８０がよ
りハードにターン・オンされ、−層多（の電流がトラン
ジスタ８０を通して流れ、−ＩＦＪ少ない電流がトラン
ジスタ８２を通して流れることになる。これは、トラン
ジスタ８６のゲートからドレインへの電圧が降下すると
いう結果になり、ゆえに、トランジスタ７４をターン・
オフしてトランジスタ７０に引っ張られる電流を減少さ
せて、接点５０の電圧が増加することが可能になる。こ
れにより本発明の回路用の帰還が提供される。従って、
この補助増幅器は、常にクラスＡのバイアス電流をダブ
ルエンドからシングルエンドへの変換器で調整し、接点
５０をアナログ接地に維持することにより働く。伯の点
については、総合増幅器は標準的な折返しカスコード増
幅器として役立つ。
本発明の増幅器の一利点は、−組の入力デバイスが遮断
されるときに生じるバイアス電流の変化を引き起こす高
帰還増幅回路を提供するということである。これにより
、比較的低い交差歪みという結果になる。更に、この増
幅器のスルーイング特性は同相範囲がどちらの供給レー
ルにある場合も同様である。他の特徴は、この増幅器が
比較的低い供給電圧で作動することができ、またカスコ
ードの広範囲にわたる使用にもかかわらず、この増幅器
を単一供給で使用することができるということである。
本発明の増幅器の折返しカスコード構造を用いることに
より高周波動作が達成される。
本発明の増幅器には、増幅器の負のスルーイングの開電
流がトランジスタ８６及び補助増幅器を通して増幅され
るという更に他の利点がある。これにＪ：す、負の方向
の増幅器のスルー・レイトの増加が提供される。この好
ましい実施例において、トランジスタ８８及び９０を通
るバイアス電流は、トランジスタ６６或いはトランジス
タ５６のどちらかを通る電流の２倍となるように設計さ
れている。従って、補助増幅器は出力回路の残りの枝の
２倍の電流を運ぶ。負の遷移があると、これにより、ト
ランジスタ８６がトランジスタ６２の電流を２の倍数で
増幅することになり、結果としてスルー・レートが増加
する。補助増幅器をＮチャネル・トランジスタを用いて
説明したが、Ｐチャネル・トランジスタ技術を用いて、
増幅器が正の方向に増加したスルー・レートを有すると
いう結果にすることができるということを理解されたい
。
事実、説明した補助増幅器以外のものをレベル・シフタ
回路も含めて用いることができる。本発明の補助増幅器
の基本的な機能は、プッシュプル・カスコード・デバイ
ス６８．７０．５８及び６０を負の帰還で′、ｔｆ流可
変角可変負荷７４２に接続させて、負荷電流の人き’ｒ
Ｋ変化がレール−トウーレール同相動作のために生じた
場合でもカスコード・デバイスが直線動作のままである
ようにさゼるということである。この機能を達成するい
かなる」１り幅器或いはレベル・シフタも用いてもよい
。
１ｍ潔に言うと、完全に差動的な入力とシングル・エン
ドの出力とを有する折返しカスコード増幅器を提供した
。この増幅器には、レール−トウーレール同相範囲で作
動する入力と共に、出力の直流バイアス特性を破壊する
ことなく同相範囲全体にわたって入力を追跡する出力と
がある。この出力回路は帰還回路網を用い、この帰還回
路で増幅器の共通ゲート位置ごとに電流可変負荷を制御
することにより、出力の一端子をアナログ接地に維持す
る。
以上に、本発明の詳細な説明したが、添付の特許請求の
範囲で定める本発明の精神と範囲から離れることなく、
種々の変化、置換え及び変更をこれになすことができる
ということを理解されたい。
以上の説明に関連して、更に下記の項を開示する。
（１）　　レール−トウーレール同相範囲を右する折返
しカスコード差動増幅器であって、正の供給レールと、 負の供給レールと、 差動入力電圧を第一の差動電流に変換し、かつ前記正の
レールに対して一作動可能である第一の共通ソース回路
と、 前記入力電圧を第二の差動電流に変換し、かつ前記角の
レールに対して作動可能である第二の共通ソース回路と
、 前記第一及び第二の差ｉｌｌ電流のそれぞれの一方の側
を入力で受取り第一の出力接点で電圧に変換する複数の
第一のプッシュプル・カスコード・デバイスと、 前記第一及び第二の差動電流のそれぞれの一方の側を入
力で受取り第二の出力接点で電圧に変換する複数の第二
のプッシュプル・カスコード・デバイスと、 前記第一のカスコード・デバイスを通して電流を変化さ
せて前記第一の出力接点の電圧を変化させる第一の電流
可変負荷と、 前記第二のカスコード・デバイスを通して電流を変化さ
せて前記第二の出力接点の電圧を変化させる第二の電流
可変負荷と、 前記カスコード・デバイスと前記電流可変負荷とに接続
された負帰還補助増幅器であって、前記補助増幅器がレ
ール−トウーレール同相動作の結果から、負荷電流の変
化を可能にする一方、前記カスコード・デバイスを直線
動作に維持するべく作動可能な前記補助増幅器とを含む
折返しカスコード差動増幅器。
（２）　　レール−トウーレール同相範囲を有する折返
しカスコード差動増幅器であって、−正の供給レールと
、 負の供給レールと、 基準電圧と、 差動入力電圧を第一の差動電流に変換し、かつ前記正の
レールに対して同相範囲で作動可能である第一の共通ソ
ース回路と、 前記入力電圧を第二の差動電流に変換し、かつ前記角の
レールに対して同相範囲で作動可能である第二の共通ソ
ース回路と、 前記第一及び第二の差動電流のそれぞれの一方の側を入
力で受取り第一の出力接点で電圧に変換する第一のプッ
シュプル共通ゲート回路と、前記第一及び第二の差動電
流のそれぞれの一方の側を入力で受取り第二の出力接点
で電圧に変換する第二のプッシュプル共通ゲート回路と
、前記第一の共通ゲート回路を通してＴｉ流を変化させ
て前記第−の出力接点の電圧を変化させる第一の電流可
変負荷と、 前記第二の共通ゲート回路を通して電流を変化させて前
記第二の出力接点の電圧を変化させる第二の電流可変負
荷と、 前記第一及び第二の電流可変負荷を制御し、前記第一及
び第二の出力接点の間の同相範囲を定める制御回路と、 前記第一の出力接点の電圧を前記基準と比較し、前器同
相回路を制御して、前記第−の出力接点を負！１１ｉ）
運ループにある前記基準Ｎ１（に維持するコンパレータ
回路とを含む折返しカスコード差動増幅器。
（３）　　第（２）項に記載した折返しカスコード差動
増幅器において、前記第一の共通ソース回路が差動共通
ソース増幅器を含み、その差動共通ソース増幅器が、 接点と前記角の供給レールとの間に配置された電流源と
、 ゲートが前記差動入力とソース−ドレイン間の経路との
間に接続され、各ソース−ドレイン間の経路の一方の側
が前記接点に接続されて、前記第一の差動電流を前記接
点からのソース−ドレイン間の経路のもう一方の側に提
供する一対の差動的に接続されたＮチャネル・トランジ
スを含み、その電流が前記トランジスタのゲートの差ｖ
Ｊ雷電圧比例することを含む折返しカスコード差動増幅
器。
（４）　　第（３）項に記載した折返しカスコード差動
増幅器において、前記第二の共通ソース回路が、前記正
の供給レールと第二の接点との間に接続された電流源と
、 ソース−ドレイン間の経路の一方の側が前記第二の接点
に接続され、ソース−ドレイン間の経路のもう一方の側
が前記第二の差動電流を提供する一対の差動的に配；６
されたＰチャネル・トランジスタと、 前記Ｐチャネル・トランジスタのゲートが前記差動入力
電圧の間に接続されていることとを含む返しカスコード
差動増幅器。
（５）　　第（２）項に記載した折返しカスコード差動
増幅器において、前記第一及び第二のプッシュプル共通
ゲート回路が、 前記正の供給レールと第一の加算接点との間に配置され
、電流を前記第一の差動電流の一方の側から受は取る電
流源と、 前記第一の加算接点と前記第一及び第二の出力接点の関
連する一つとの間に接続された第一の共通ゲートＷＪｆ
Ｉ器と、 前記第一及び第二の出力接点の関連する一〇と第二の加
算接点との間に接続された第二の共通ゲート増幅器と、 前記電流源から電流を変調するべく作動可能な前記第一
及び第二の共通ゲート増幅器と、前記第一及び第二の電
流可変負荷のｇＱ達する一つと、前記第二の差動電流の
一方の側とに接続された前記第二の加算接点とを含むこ
とを特徴とする折返しカスコード差動増幅器。
（６）　　第（２）項に記載した折返しカスコード差動
増幅器において、前記第一及び第二の可変負荷がそれぞ
れ、前記第一及び第二のプッシュプル共通ゲート回路の
関連する一つと前記角の供給レールとに直列に接続され
たＮチャネルＭＯＳトランジスタを含み、そこにおいて
前記同相制御回路が前記関連するトランジスタのゲート
・バイアスを制御することを特徴とする折返しカスコー
ド差動増幅器。
（７）　　第（６）項に記載した折返しカスコード差動
増幅器において、分配制御回路がＮチャネル・トランジ
スタを含み、Ｎチャネル・トランジスタのゲート及びド
レインが共にダイオードの配置で接続され、そのソース
が前記角の供給レールに接続され、そのダイオード接続
したゲート及びドレインが前記第一及び第二の電流可変
負荷の前記Ｎチャネル・トランジスタのゲートに接続さ
れてそこを通る電流をｉ、ｌＩ御する折返しカスコード
差ｅ増幅器。
（８）　　第（７）項に記載した折返しカスコード差動
増幅器にお′いて、前記コンパレータ回路が、前記正の
供給レールとコンパレータ接点との間に接続された電流
源と、 一対の差動的に配置されたＰチャネル・トランジスタで
あって、ソース−トレイン間の経路の一方の側が前記コ
ンパレータ接点に接続され、前記トランジスタのうちの
一つのゲートが前記第一の出力接点に接続され、前記ト
ランジスタのうちのもう一つのゲートが前記基準電圧に
接続されている一対の差動的に配置されたＰチャネル・
トランジスタと、 前記トランジスタのうちの一つのゲートが前記第一の出
力接点に接続され、そのソースからドレインへの経路の
一方の端が前記負の供給レールに接続され、もう一方の
前記トランジスタのソース−ドレイン間の経路のもう一
方の端が前記ダイオード配置したトランジスタのドレイ
ンに接続されてることとを含む折返しカスコード差動増
幅器。
（９）　　第（２）項に記載した折返しカスコード差動
増幅器において、前記基準電圧がアナログ接地を含む折
返しカスコード差動増幅器。
（１０）　　レール−トウーレール同相範囲を有する折
返しカスコード差動増幅器であって、正の供給レールと
、 ｔ）の供給レールと、 差動入力電圧を第一の差動電流に変換し、かつ前記正の
レールに対して同相範囲で作動可能である第一の共通ソ
ース差動増幅器と、 前記入力電圧を第二の差動電流に変換し、かつ前記負の
レールに対して同相範囲で作動可能である第二の共通ソ
ース増幅器と、 前記第一及び第二の差動電流のそれぞれの一方の側をそ
の入力で受取り第一の出力接点でＴｉ圧に変換する第一
のプッシュプル共通ゲート回路であって、前記第一のプ
ッシュプル共通ゲート回路が外部信号に反応して変化す
る第一の電流可変負荷を右することと、 前記第一及び第二の差動電流のそれぞれの反対側を入力
で受取り第二の出力接点で゛市月−に変換する第二のプ
ッシュプル共通ゲート回路であって、前記第二の共通ゲ
ート回路が前記外部信号に反応して電流を変化させる第
二の電流可変負荷を有することと、 外部信号を発生して、前記第一及び第二の電流可変負荷
を通して電流を制御し、前記第一及び第二の出力接点の
間の電圧の同相・レベルを制御する制御回路と、 前記第一の出力接点の電圧をアナログ接地と比較し、前
記第一の出力接点がアナログ接地から変化するときにエ
ラー信号を発生するコンパレータであって、前記制御回
路に入力された前記エラー信号が口帰還ループを提供し
て、その結果前記第一及び第二の出力接点の間の同相電
圧が変化して前記第一の出力接点の電圧をほぼアナログ
接地に維持することとを含む折返しカスコード差動増幅
器。
（１１）第（１０）項に記載した折返しカスコード差動
増幅器において、前記第一及び第二の電流可変負荷はＮ
チャネル・トランジスタを含み、そのソース−トレイン
間の経路の一方の端が前記負の供給レールに接続され、
そのゲートが前記外部電圧に接続されている折返しカス
コード差動増幅器。
（１２）第（１１）項に記載した折返しカスコード差動
増幅器において、首記同相ａ、ＩＩ　ｍ回路がダイオー
ド接続したＮチャネル・トランジスタを含み、そのソー
スが負の供給レールに接続され、そのゲートがそのドレ
インに接続され、そのドレインが前記エラー信号に接続
されて、そのドレインが前記外部信号を提供する折返し
カスコード差動増幅器。
（１３）　　第（１２）項に記載した折返しカスコード
差動増幅器において、前記コンパレータが、前記正の供
給レールとコンパレータ接点との間に接続された電流源
と、 ソース−ドレイン間の経路が前記コンパレータ接点と前
記負の供給レールとの間に接続され、そのゲートが前記
出力接点に接続されている第・−の差動Ｐチャネル・ト
ランジスタと、 そのソース−ドレイン間の経路が前記コンパレータ接点
と前記ダイオード接続したトランジスタのドレインとの
間に接続され、そのゲートがアナログ接地に接続されて
いる第二の差動Ｐチャネル・トランジスタとを含む折返
しカスコード差動増幅器。
（１４）　　レール−トウーレール同相範囲を有する折
返しカスコード差動増幅器が、完全に差動的な入力を２
組の入力共通ソース増幅器デバイスに用いて、レール−
トウーレール同相範囲を可能にする。デバイスの第一の
組みは、Ｎチャネル・トランジスタ２８及び３２を用い
て一方向の動作を提供し、Ｐチャネル・トランジスタ３
８及び４２を用いてもう一方の方向の動作を可能にする
。２個の共通ゲート増幅器出力脚を提供して、カスコー
ド配置において出力接点５０及び出力接点４８との間の
差動電圧を発生する。帰還回路を提供して、入力電圧の
同相範囲全体にわたって接点５０をアナログ接地に維持
する。この帰還回路はトランジスタ８８及び９０による
電流源と差動的に配置した一組のトランジスタ８０及び
８２とを用いて、帰還トランジスタ８６を制御する。こ
の帰還トランジスタ８６により両方の出力脚の電流を制
御し、差動入力の一つで接点５０の電圧を受取り、それ
をもう一方の差動入力のアナログ接地と比較することに
より接点５０をアナログ接地に維持する。
【図面の簡単な説明】
第１図はレール−トウーレール同相範囲を有する折返し
カスコード差動増幅器の概略図である。 １０：供給端子 １２：ソース端子 ２４：正の入力端子 ２６　：　１１の入力端子

Claims (1)

    【特許請求の範囲】
  1. （１）レールートウーレール同相範囲を有する折返しカ
    スコード差動増幅器であって、 正の供給レールと、 負の供給レールと、 差動入力電圧を第一の差動電流に変換し、かつ前記正の
    レールに対して作動可能である第一の共通ソース回路と
    、 前記入力電圧を第二の差動電流に変換し、かつ前記負の
    レールに対して作動可能である第二の共通ソース回路と
    、 前記第一及び第二の差動電流のそれぞれの一方の側を入
    力で受取り第一の出力接点で電圧に変換する複数の第一
    のプッシュプル・カスコード・デバイスと、 前記第一及び第二の差動電流のそれぞれの一方の側を入
    力で受取り第二の出力接点で電圧に変換する複数の第二
    のプッシュプル・カスコード・デバイスと、 前記第一のカスコード・デバイスを通して電流を変化さ
    せて前記第一の出力接点の電圧を変化させる第一の電流
    可変負荷と、 前記第二のカスコード・デバイスを通して電流を変化さ
    せて前記第二の出力接点の電圧を変化させる第二の電流
    可変負荷と、 前記カスコード・デバイスと前記電流可変負荷とに接続
    された負帰還補助増幅器であつて、前記補助増幅器がレ
    ールートウーレール同相動作の結果から、負荷電流の変
    化を可能にする一方、前記カスコード・デバイスを直線
    動作に維持するべく作動可能な前記補助増幅器とを含む
    折返しカスコード差動増幅器。
JP63295873A 1987-11-24 1988-11-22 レール−トゥ‐レール同相範囲を有する折返しカスコード増幅器 Expired - Lifetime JP2597690B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/124,694 US4797631A (en) 1987-11-24 1987-11-24 Folded cascode amplifier with rail-to-rail common-mode range
US124694 1987-11-24

Publications (2)

Publication Number Publication Date
JPH01188111A true JPH01188111A (ja) 1989-07-27
JP2597690B2 JP2597690B2 (ja) 1997-04-09

Family

ID=22416307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63295873A Expired - Lifetime JP2597690B2 (ja) 1987-11-24 1988-11-22 レール−トゥ‐レール同相範囲を有する折返しカスコード増幅器

Country Status (5)

Country Link
US (1) US4797631A (ja)
EP (1) EP0318263B1 (ja)
JP (1) JP2597690B2 (ja)
KR (1) KR970005287B1 (ja)
DE (1) DE3852930T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056826A (ja) * 2002-07-19 2004-02-19 Hynix Semiconductor Inc 負荷駆動能力可変型増幅回路
KR100410615B1 (ko) * 1996-12-27 2004-03-30 페어차일드코리아반도체 주식회사 폴딩캐스코드차동증폭기
JP2005033780A (ja) * 2003-06-20 2005-02-03 Toshiba Corp 半導体集積回路
JP2005223627A (ja) * 2004-02-05 2005-08-18 Asahi Kasei Microsystems Kk 演算増幅回路
WO2009001872A1 (ja) * 2007-06-27 2008-12-31 Thine Electronics, Inc. 信号変換回路及びレール・ツー・レール回路

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047665A (en) * 1989-02-08 1991-09-10 Burr-Brown Corporation Low noise, low offset, high speed CMOS differential amplifier
GB2234872B (en) * 1989-08-03 1994-04-06 Plessey Co Plc High speed CMOS differential interface circuits
IT1240671B (it) * 1990-03-01 1993-12-17 Sos-Thomson Microelectronics Preamplificatore microfonico bilanciato in tecnologia cmos
US5015966A (en) * 1990-05-01 1991-05-14 Xerox Corporation Folded cascode amplifier
US5274284A (en) * 1991-01-24 1993-12-28 Texas Instruments Incorporated Output buffer circuits with controlled Miller effect capacitance
US5469195A (en) * 1991-01-24 1995-11-21 Texas Instruments Incorporated Integrated circuit capacitors, buffers, systems and methods
US5175533A (en) * 1991-01-24 1992-12-29 Texas Instruments Incorporated TO-CMOS buffers, comparators, folded cascode amplifiers, systems and methods
US5146179A (en) * 1991-11-29 1992-09-08 Carnegie Mellon University Fully differential operational amplifier having frequency dependent impedance division
US5294893A (en) * 1992-10-30 1994-03-15 Sgs-Thomson Microelectronics, Inc. Differential output amplifier input stage with rail-to-rail common mode input range
US5399991A (en) * 1993-01-28 1995-03-21 National Semiconductor Corporation High speed low power op-amp circuit
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
US5376899A (en) * 1994-02-04 1994-12-27 Pass Laboratories, Inc. Amplifier with gain stages coupled for differential error correction
US5574401A (en) * 1995-06-02 1996-11-12 Analog Devices, Inc. Large common mode input range CMOS amplifier
US5748040A (en) * 1995-07-17 1998-05-05 Crystal Semiconductor Corporation Fully differential high gain cascode amplifier
US5631606A (en) * 1995-08-01 1997-05-20 Information Storage Devices, Inc. Fully differential output CMOS power amplifier
GB2305038B (en) * 1995-09-07 2000-03-15 Pilkington Micro Electronics Amplifier circuit
US5726592A (en) * 1995-12-18 1998-03-10 International Business Machines Corporation Self biased low-voltage differential signal detector
US5721500A (en) * 1996-02-07 1998-02-24 Lucent Technologies Inc. Efficient CMOS amplifier with increased transconductance
US5736902A (en) * 1996-07-19 1998-04-07 Maxim Integrated Products, Inc. High-gain common-emitter output stage
US5907262A (en) * 1996-11-18 1999-05-25 Maxim Integrated Products, Inc. Folded-cascode amplifier stage
US5929705A (en) * 1997-04-15 1999-07-27 Fairchild Semiconductor Corporation CMOS rail-to-rail input/output amplifier
US5825245A (en) * 1997-05-13 1998-10-20 International Business Machines Corporation Compound cascode amplifier
US5801524A (en) * 1997-05-27 1998-09-01 International Business Machines Corporation Voltage controlled current source for low voltage applications
US6051999A (en) * 1998-01-14 2000-04-18 Intel Corporation Low voltage programmable complementary input stage sense amplifier
US5963085A (en) * 1998-05-14 1999-10-05 National Semiconductor Corporation Input to output stage interface with virtual ground circuitry for rail to rail comparator
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US7196556B1 (en) 1998-07-02 2007-03-27 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
FR2782584B1 (fr) * 1998-08-19 2000-11-03 St Microelectronics Sa Comparateur en technologie bicmos a faible tension d'alimentation
CN1159847C (zh) * 1998-12-16 2004-07-28 松下电器产业株式会社 带偏置的比较装置及比较电路
KR100313504B1 (ko) * 1999-02-12 2002-01-19 김영환 알티알 입력단의 트랜스컨덕턴스 제어회로
US6194962B1 (en) * 1999-04-13 2001-02-27 Analog Devices, Inc. Adaptive operational amplifier offset voltage trimming system
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
US6236269B1 (en) * 1999-10-07 2001-05-22 National Semiconductor Corporation Complementary CMOS differential amplifier circuit
US6452428B1 (en) 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
JP2001284985A (ja) 2000-01-25 2001-10-12 Denso Corp オペアンプ
US6605993B2 (en) * 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
US6304141B1 (en) * 2000-06-30 2001-10-16 Intel Corporation Complementary input self-biased differential amplifier with gain compensation
US6388522B1 (en) * 2000-08-23 2002-05-14 Texas Instruments Incorporated Common mode feedback bias for low voltage opamps
JP4744686B2 (ja) * 2000-12-06 2011-08-10 ルネサスエレクトロニクス株式会社 演算増幅器
JP3709846B2 (ja) * 2002-01-18 2005-10-26 ソニー株式会社 並列型ａｄ変換器
US6696894B1 (en) * 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
JP3549521B1 (ja) * 2003-03-19 2004-08-04 沖電気工業株式会社 差動入力回路
US6867643B2 (en) * 2003-04-15 2005-03-15 Elantec Semiconductor, Inc. Rail-to-rail operational amplifier circuits to extract the mean (common mode) voltage of two input signals
KR101067495B1 (ko) * 2003-05-26 2011-09-27 페어차일드코리아반도체 주식회사 레일-투-레일 차동입력단의 트랜스컨덕턴스 제어회로
US6822513B1 (en) * 2003-05-28 2004-11-23 Ami Semiconductor, Inc. Symmetric and complementary differential amplifier
US7170347B1 (en) * 2003-11-17 2007-01-30 National Semiconductor Corporation Offset trim circuit and method for a constant-transconductance rail-to-rail CMOS input circuit
FR2868626B1 (fr) * 2004-03-31 2006-06-23 St Microelectronics Sa Amplificateur differentiel a deux sorties et a entree unique a linearite amelioree
US7598779B1 (en) 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
US7365570B2 (en) * 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
US7265587B1 (en) 2005-07-26 2007-09-04 Altera Corporation LVDS output buffer pre-emphasis methods and apparatus
KR100742628B1 (ko) * 2005-12-05 2007-07-26 한국과학기술원 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
US7411452B2 (en) * 2005-12-07 2008-08-12 New Vision Micro Inc. Low DC power rail-to-rail buffer amplifier for liquid crystal display application
US7408410B2 (en) * 2006-06-02 2008-08-05 Bae Systems Information And Electronic Systems Integration Inc. Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier
JP5028972B2 (ja) * 2006-11-27 2012-09-19 富士通セミコンダクター株式会社 オペアンプ回路
JP2008219655A (ja) * 2007-03-06 2008-09-18 Sanyo Electric Co Ltd レールトゥレール型増幅回路及び半導体装置
US7714651B2 (en) * 2007-11-05 2010-05-11 National Semiconductor Corporation Apparatus and method for low power rail-to-rail operational amplifier
US7733118B2 (en) * 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
KR20100063494A (ko) * 2008-12-03 2010-06-11 삼성전자주식회사 저전력으로 동작하는 증폭기
CN101510762B (zh) * 2009-03-12 2011-07-20 上海交通大学 低电源电压全差动轨对轨放大电路
RU2469465C1 (ru) * 2011-11-02 2012-12-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Каскодный дифференциальный усилитель
US9385658B2 (en) * 2014-08-22 2016-07-05 Intersil Americas LLC Fast recovery scheme of transconductance gain for folded cascode amplifier
JP6673645B2 (ja) * 2015-04-23 2020-03-25 ローム株式会社 差動増幅器
FR3063587B1 (fr) * 2017-03-06 2019-04-12 Devialet Oscillateur commande en tension
US12316330B2 (en) 2022-12-21 2025-05-27 Texas Instruments Incorporated Comparator circuit with dynamic hysteresis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186009A (ja) * 1985-02-13 1986-08-19 Nec Corp 演算増幅回路
JPS61230413A (ja) * 1985-04-04 1986-10-14 Nec Corp 演算増幅回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555673A (en) * 1984-04-19 1985-11-26 Signetics Corporation Differential amplifier with rail-to-rail input capability and controlled transconductance
US4638260A (en) * 1984-09-21 1987-01-20 Hamley James P Audio amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186009A (ja) * 1985-02-13 1986-08-19 Nec Corp 演算増幅回路
JPS61230413A (ja) * 1985-04-04 1986-10-14 Nec Corp 演算増幅回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410615B1 (ko) * 1996-12-27 2004-03-30 페어차일드코리아반도체 주식회사 폴딩캐스코드차동증폭기
JP2004056826A (ja) * 2002-07-19 2004-02-19 Hynix Semiconductor Inc 負荷駆動能力可変型増幅回路
JP2005033780A (ja) * 2003-06-20 2005-02-03 Toshiba Corp 半導体集積回路
JP2005223627A (ja) * 2004-02-05 2005-08-18 Asahi Kasei Microsystems Kk 演算増幅回路
WO2009001872A1 (ja) * 2007-06-27 2008-12-31 Thine Electronics, Inc. 信号変換回路及びレール・ツー・レール回路
US8159300B2 (en) 2007-06-27 2012-04-17 Thine Electronics, Inc. Signal conversion circuit and rail-to-rail circuit

Also Published As

Publication number Publication date
US4797631A (en) 1989-01-10
KR970005287B1 (ko) 1997-04-15
JP2597690B2 (ja) 1997-04-09
EP0318263B1 (en) 1995-02-01
DE3852930T2 (de) 1995-05-24
EP0318263A2 (en) 1989-05-31
EP0318263A3 (en) 1990-03-21
DE3852930D1 (de) 1995-03-16
KR890009069A (ko) 1989-07-15

Similar Documents

Publication Publication Date Title
JPH01188111A (ja) レール−トゥ‐レール同相範囲を有する折返しカスコード増幅器
You et al. Low-voltage class AB buffers with quiescent current control
US4766394A (en) Operational amplifier circuit having wide operating range
JPS60116212A (ja) 共通モ−ド帰還を有する差動演算増幅器
US6118340A (en) Low noise differential input, differential output amplifier and method
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
JPH0629761A (ja) 同相モード安定性が強化された差動増幅器
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
US7999617B2 (en) Amplifier circuit
US20050007195A1 (en) Low voltage high gain amplifier circuits
EP0879500A1 (en) Low-voltage differential amplifier
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
JP2004248014A (ja) 電流源および増幅器
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
US7053711B2 (en) Multistage differential amplifier
US6937100B2 (en) Amplifier circuit with common mode feedback
JP7301145B2 (ja) 演算増幅器
US5952882A (en) Gain enhancement for operational amplifiers
JP3123094B2 (ja) 演算増幅器
JP2000278058A (ja) 増幅回路
US20050162198A1 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
JP2812233B2 (ja) 差動増幅回路
US12323106B2 (en) High quiescent current control
JPH0555490A (ja) バツフア回路
JP2006148775A (ja) 平衡型差動増幅器および平衡型演算増幅器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

EXPY Cancellation because of completion of term