JPH01189258A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ通信技術さらにはディジタル通信処理
に適用して特に有効な技術に関し１例えばローカルエリ
ア・ネットワークを構成するシリアル通信制御ユニット
の構成に利用して有効な技術に関す議。

［従来の技術］ 従来、ローカルエリア・ネットワークを構成するシリア
ル通信制御ユニットとして、シリアル通信処理を行なう
通信処理回路と、送受信データを保持するＦＩＦＯメモ
リと、このＦＩＦＯメモリとホストメモリ（主記憶装置
）との間のＤＭＡ転送を実行するＤＭＡコントローラと
、これらの統括的な制御を行なうマイクロコントローラ
等をワンチップ化したものが提案されている（特願昭６
２−３１４５６号）。

［発明が解決しようとする課題］ 上記通信制御ユニット（ＬＳＩ）においてはシリアル通
信処理を行なう通信処理回路が、唯一１つのみであり、
特定の１つのプロトコルに対してのみ通信処理を行なう
ように構成されている。例えば、通信処理回路がＬＡＰ
Ｂを処理するモードに設定されていれば、受信フレーム
に対してＬＡＰＢの処理を行ない、ＤＭＡコントローラ
は通信処理回路での処理の終了を待ち、処理が終わった
時点でＦＩＦ○メモリから受信データを取り出して、ホ
ストメモリにデータを転送するようになっていた。この
ように、従来のシステムではＤＭＡコントローラの通信
処理回路での処理の終了までの待ち時間が長くなるため
、動作が停止する空白時間が生じ、処理能力が低下して
いた。

また、単一のプロトコル処理しかできないため、プロト
コルの異なる複数のチャネルを接続したいようなシステ
ムでは、チャネルごとに異なるプロトコル処理機能を持
つ通信制御ユニットを用意しておかなくてはならないと
いう問題があった。

この発明の目的は、ディジタル通信網を構成する通信制
御ユニットにおいて、複数チャネル、複数プロトコルの
処理を同時に行なえるようにして、処理速度の向上、機
能の拡張を図ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、通信プロトコルに従ったシリアル通信処理を
行なう通信処理回路と、送受信データをＦＩＦＯメモリ
とホストメモリとの間でＤＭＡ転送させるＤＭＡコント
ロール回路、およびそれらの総括的な制御を実行するマ
イクロプログラム方式のコントローラとからなる通信ユ
ニットにおいて、一つのＤＭＡコントローラに対して、
各々異なるプロトコル処理又は同一のプロトコルを行な
うシリアル通信処理回路を複数個、パラレルにして接続
するようにするものである。

［作用］ 上記手段によれば、個々のシリアル通信処理回路では、
それぞれのプロトコルに対してパラレルに処理が実行さ
れ、処理が終了した時点で、順番にＤＭＡコントローラ
にデータを転送していくので、ＤＭＡコントローラの動
作が多重化される。

これによって、ＤＭＡコントローラがシリアル通信処理
回路の処理終了を待つ空白時間が大幅に減少され、複数
のプロトコルの処理を一つのＬＳＩで実行できるように
なるとともに、複数のチャネルに対する処理を同時に実
行することも可能となり、システム全体としての処理速
度の向上、および高機能化を図るという上記の目的を達
成できる。

［実施例］ 以下、本発明を一例として、ＨＤＬＣ（Ｈｉ　ｇｈ　　
Ｌｅｖｅｌ　　Ｄａｔａ　　Ｌｉｎｋ　　Ｃｏｎｔｒｏ
ｌ　　Ｐｒｏｃｅｄｕｒｅ）と呼ばれ、さまざまなサブ
セットをもつプロトコルに従った処理を実行する通信制
御用ＬＳＩに適用した場合の実施例について説明する。

この実施例の通信制御用ＬＳＩは、データ送信系とデー
タ受信系とが一体に構成されている。

この実施例の通信制御用ＬＳＩは、通信回線（チャネル
）より送られてきたフレームデータを処理したり、送信
するフレームデータを形成するための複数のフレーム処
理回路１ａ、ｌｂ、ｌｃと、複数チャネルのデータを時
分割多重化するためのＴＤＭ回路２と、このＴＤＭ回路
２からのデータを次々と取り込んで保持するＦＩＦＯメ
モリ３と、ＦＩＦＯメモリ３からのデータをホストＣＰ
Ｕが管理するデータバッファ（ホストメモリ）へＤＭＡ
転送するＤＭＡ制御回路４と、これら統括的な制御を行
なうマイクロプログラム制御方式のマイクロ制御部５と
により構成されている。

上記通信制御用ＬＳＩにおいて、各チャネルを通して送
られてきた例えば第２図（Ａ）のごとき構成の受信フレ
ームは、フレーム処理回ｌ１１１ａ〜１ｃにて、フレー
ムを構成する個々のフィールドに分解され、受信状態信
号等が生成される。フレーム処理回路１ａ〜１ｃは、Ｈ
ＤＬＣのサブセットたるプロトコルＡ、Ｂ、Ｃの３通り
について処理できるようにそれぞれ設定されていて、複
数チャネルの処理を同時に実行できるようにされている
。フレーム処理回路１８〜１ｃは、ここで分解されたフ
ィールドのうちＴＤＭ回路２に転送される情報フィール
ドＩＦ内の転送データＴＤに、第２図（Ｂ）に示すよう
な、転送データのバイト数やステータス情報等の転送制
御情報ＴＣ、チャネル識別子ＣＤを付加してなる新しい
データ列を生成して転送する。そしてＴＤＭ回路２にて
複数チャネル分の受信データが、時分割多重化され、Ｆ
ＩＦ○メモリ３に格納される。

ＤＭＡ制御回路４は、マイクロ制御部５内に設定される
チャネル管理テーブルに基づいて、受信フレームの状態
をそのプロトコルに従って把握し。

転送要求の受付や、ホストメモリ内の転送アドレス等の
転送パラメータの設定を行ない、ホストメモリへ受信デ
ータをＤＭＡ転送する。

一方、送信データについては、ＤＭＡ制御回路４が、ホ
ストメモリから転送されてくる送信データに、マイクロ
制御部５内のチャネル管理テーブルに従って転送制御情
報ＴＤとチャネル識別子ＣＤを付加したデータ列を生成
して、ＦＩＦ○メモリ３に送り込む。すると、ＴＤＭ回
路２にて、送信データがチャネル識別子ＣＤに従って対
応するチャネルに分配され、フレーム処理回路１ａ〜Ｉ
Ｃのいずれかに転送され、マイクロ制御部５内のチャネ
ル管理テーブルの内容に基づいて、所望のプロトコルに
従ったフレームが構成されて１通信回線上に送信される
。

なお、上記実施例では、異なるプロトコルＡ。

Ｂ、Ｃに対するフレーム処理回路１ａ、ｌｂ、ＩＣが設
けられているが、同一のプロトコルに対するフレーム処
理回路を複数個設けるようにしてもよい。

また、フレーム処理回路は３つに限定されるものでなく
、２つあるいは４つ以上設けるようにしてもよい。

上述したように、フレ・−ム処理部を複数のプロトコル
、又は複数のチャネルに対応して設け、それらをパラレ
ルにして、１つのＤＭＡ制御部に接続するようにしたの
で、Ｄ　Ｍ　Ａ制御部が多重化して使用されるようにな
るという作用により、ＤＭＡコントローラがシリアル通
信処理回路の処理終了を待つ空白時間が大幅に減少され
、複数のチャネルに対する処理を同時に実行できるよう
になり、システム全体の処理能力が向上されるという効
果がある。

また、フレーム処理部を複数のプロトコルに対応して設
け、それらをパラレルにして、１つのＤＭＡ制御部に接
続するようにしたので、複数のプロトコルの処理を一つ
のり、ＳＩで実行できるため、通信制御用ＬＳＩの機能
が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、通信処理回路とＤＭＡコントローラが同一のチップ上
に構成されたシステムについて説明したが、これらが別
々のＬＳＩ上に形成されている場合にも適用できること
は勿論である。

また、実施例は一例としてＨＤＬＣプロトコルに従った
シリアル通信を行なう装置に適用した場合について説明
したが、通信プロトコルはＨＤＬＣに限定されず他の形
式のプロトコルに従ったシリアル通信制御に対しても適
用することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるローカルエリア・ネ
ットワークを構成するシリアル通信制御装置に適用した
ものについて説明したが、この発明はそれに限定されず
、通信制御装置一般に利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ディジタル通信網を構成する通信制御ユニッ
トにおいて、ＤＭＡコントローラがシリアル通信制御回
路の処理終了を待つ空白時間が大幅に減少され、複数の
プロトコルの処理を一つのＬＳＩで実行できるようにな
るとともに、複数のチャネルに対する処理を同時に実行
することも可能となり、システム全体としての処理速度
の向上、および高機能化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係るシリアル通信制御装置の送受信フ
レームの構成例を示す図。 ｍ　（Ｂ　）はフレーム処理回路とＤＭＡコントローラ
との間で転送されるデータの形式の一例を示す図である
。 １ａ〜１ｃ・・・・通信処理回路（フレーム処理回路）
、２・・・・ＴＤＭ回路、３・・・・ＦＩＦＯメモリ、
４・・・・ＤＭＡコントロール向路、５・・・・マイク
ロ制御部。 フレーム処理回路　７ｒｙ４目畜ト 第２図

Claims (1)

1. 【特許請求の範囲】 １、通信プロトコルに従ったシリアル通信処理を行なう
   通信処理回路と、送受信データをＦＩＦＯメモリとホス
   トメモリとの間でＤＭＡ転送させるＤＭＡコントロール
   回路、およびそれらの統括的な制御を司る制御部とから
   なる通信制御装置において、複数の通信処理回路を用意
   し、それらを多重化回路を介して一つのＤＭＡコントロ
   ーラに対し、パラレルに接続するようにしたことを特徴
   とする通信制御装置。 ２、上記複数の通信処理回路は、各々異なるプロトコル
   処理を行なうように構成されていることを特徴とする請
   求項１記載の通信制御装置。 ３、上記複数の通信処理回路の少なくとも一部は同一の
   プロトコル処理を行なうように構成されていることを特
   徴とする請求項１記載の通信制御装置。