JPH01190127A - A/dコンバータ - Google Patents

A/dコンバータ

Info

Publication number
JPH01190127A
JPH01190127A JP63305872A JP30587288A JPH01190127A JP H01190127 A JPH01190127 A JP H01190127A JP 63305872 A JP63305872 A JP 63305872A JP 30587288 A JP30587288 A JP 30587288A JP H01190127 A JPH01190127 A JP H01190127A
Authority
JP
Japan
Prior art keywords
superconducting
flux
magnetic flux
loop
lobe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63305872A
Other languages
English (en)
Inventor
Roger Edward Jones
ロジャー エドワード ジョーンズ
Alexander Phillips John
ジョン アレキサンダー フィリップス
Bruce Dunnett
ブルース ダネット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STC PLC
Original Assignee
STC PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB878728497A external-priority patent/GB8728497D0/en
Application filed by STC PLC filed Critical STC PLC
Publication of JPH01190127A publication Critical patent/JPH01190127A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/827Code converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号のエンコーダ/デコーダに係り、特にA/
D (アナログ−ディジタル)コンバータ及びこれの基
準磁界ストア手段に関する。
従来の技術及び発明が解決しようとする課題添付図面の
第1図は代表的な逐次比較形A/Dコンバータを例示し
たものである。これは入力回路1、サンプル及びホール
ド回路2.コンパレータ3、内部にディジタルレジスタ
及びコントロール回路を有する逐次比較形レジスタ4.
及びnビットD/Aコンバータ5からなり、図に示すよ
うなnピットの並列ディジタル信号を出力する。第1図
のコンバータは基本的には吹下のような動作を行う。例
えば電圧、電流、またはその他のパラメータを示す入力
アナログ信号はサンプル及びホールド回路2によって取
り込まれ、この信号は所定の「フルスケール」値の1/
2.1/4.1/8゜1/16・・・のうち最も近い値
にクラス分けされ、等価なディジタル値が決定される。
レジスタ4のディジタルレジスタ中の数値はコントロー
ル回路によって初期状態ではゼロにセットされる。次に
コントロール回路は最上位デイジットを“1′にセット
し、このディジタル値をコンバータ5によってアナログ
値に変換するとともにこれをコンパレータ3においてサ
ンプルされた入力値と比較する。
この入力値が変換された値よりも大きいかまたは等しい
場合はレジスタのデイジットを“1″のままとし、小さ
いときは“0”にリセットする。続いて次に上位のデイ
ジットを“1″にセットし、この結果得られるディジタ
ル値をアナログ値に変換して入力値と比較し、以下同様
の動作を行う。
アナログ値から最終的に得られたディジタル表示はレジ
スタにストアされ、このレジスタから並列に伝送される
高速かつ高精度なA/Dコンバータを製造しようとする
場合には、逐次比較ループに使用されるD/Aコンバー
タ内の正確な基準(抵抗)の範囲の不足による制限があ
り、更に高精度なコンパレータが必要とされる。
゛ 課題を解決するための手段及び作用本発明の一つの
観点によれば、少なくとも1つの超電導ループを有する
逐次比較形アナログ−ディジタルコンバータが与えられ
る。
本発明の別の観点によれば、基準レベルとして用いられ
る磁束發子をストアするための超電導ループよりなるデ
ィジタル−アナログコンバータを有する逐次比較形nビ
ットアナログ−ディジタルコンバータが与えられる。
本発明の更に別の観点によれば、検知ローブ。
磁束発生ローブ、及びnl!の別のローブを有する超電
導ループと:非超電導の駆動ループと;基準磁束発生手
段と:各基準磁束を夫々n個の別のローブのうちの1つ
に選択的に結合させる手段と;駆動ループの磁束を検知
ローブに選択的に結合させ、使用時に駆動ループ内の信
号をサンプルして対応する磁束を超電導ループに結合さ
せる手段と:磁束発生ローブの磁束を検出する磁力計と
を具備する逐次比較形nビットアナログ−ディジタルコ
ンバータが与えられる。
本発明の更に別の観点によれば、第1の電流を流して静
磁界の磁束を発生させる非超電導ループ。
1つのローブを前記非超電導ループと一列に並べ前記静
磁界の磁束をこれに結合させる超電導磁束変成器を具備
し、前記超電導磁束変成器の他のローブは単一ループス
ネアの超電導回路と一列に並べられ、前記静磁界の磁束
を前記スネ7超電導回路に結合させて直流電流を発生さ
せる、前記磁界の磁束を前記直流電流に変換する配置が
与えられる。
本発明の更に別の観点によれば、逐次比較形nピットア
ナログ−ディジタルコンバータは、非超電導の駆動ルー
プ、駆動ループと並べて設けられた検知ローブを有する
超電導ループ、!1束収束ローブ、n個の他のローブを
具備し、更に他のローブに並べて設けられ夫々の他のロ
ーブに対する一連のn個の基準コイルよりなる非超電導
の基準コイル、基準コイルとこれに関連する他のローブ
との間秤非接触に配Iiされた超電導遮蔽パッド、遮蔽
パッドを選択的に非超電導とする手段、を具備し、一連
の基準コイルは1.2.4,8.・・・2n−1に対応
する基準磁束値を生成し、超電導ループよりなる磁束収
束ローブと並べて配置されこの磁束を検出する磁力計を
具備し、使用時にはサンプルされたアナログ信号に対応
する磁束が駆動ループから超電導ループに結合され磁束
収束ローブにおいて収束され、基準磁束は夫々の遮蔽パ
ッドを非超電導状態とすることにより超電導ループ中に
入るよう選択的に切換えられ、磁力計で計測される正味
ゼロの磁束はアナログ−ディジタル変換の完了に対応す
る、逐次比較形nビットアナログ−ディジタルコンバー
タが与えられる。
本発明の更に別の観点によれば、単一の入力磁束値から
一連のn個の基準磁束値を生成するよう配置された連続
する超電導回路を有する基準磁束ストア手段を与える。
以下本発明の具体例について添付図面の第2図乃至第8
図を参照しつつ説明する。
実施例 超電導物質よりなるループ内に誘起された電流は、温度
及び外部磁界の条件がこのループを非超電導とするよう
変化しない限り接続される。このような電流が循環する
結果このループの穴”を通る磁束が発生し、この磁束は
固定され量子化された値を持つ。この磁束は、hをブラ
ンク定数。
eを電子電荷としたときにh/2eと表わされる基本的
な量子の整数倍となる。
特定の電流iが第2a図の単純な超電導ループ10を循
環している場合にはこのループを通る特定の磁束Oが発
生し、ここで磁束OはLをこのループのインダクタンス
とすれば0−Liで与えられる。
第2a図は単一ローブのループを示しているが、第2b
図は2つの同寸法のロー111及び12を有するループ
を示している。第2図のループ中に特定の電流が循環す
るとこれに対応して回路(ループ)の内側全体を通る第
1の磁束が発生する。
超電導ループ内の磁束は保存されるので、もしも更に、
例えば2つのX (XX)で示すローフ11内を通る磁
束が紙面に向かって垂直に加えられると、この回路の内
側には等しい大きさで反対向きの磁束が発生し夫々のロ
ーブのインダクタンスに応じて回路の内側全体に分布す
る。この場合2つのローブの面積は等しいので、インダ
クタンスも等しく半分ずつの磁束が夫々のローブ内に生
じる。
この結果として、0−711に加えられた磁束の半分が
反転されてローフ12に生じたことになり、磁束の伝達
が行われる。
このようなローブ構造及び弛の複数ローブ構造は以下の
説明に示されるように多くの超電導ループ間での結合を
可能とする。更に我々の英国特許出願& 882236
1.5(R,E、 Jones  26−6−2−2x
 )で開示されたように、超電導磁束の変換は第2c図
に示す異なるインダクタンスの2つのローブ13.14
を伴う超電導回路(ループ)によって行われる。これは
1つの“回路”ループを螺旋形に巻回した2次元的なコ
イルとし、ローブ13とこの螺旋コイルの内側の面積と
を等しくすることによってつくられる。第2C図の回路
中を循環する電流はこのループの内側全体を通るある大
きさの磁束を発生する。ロー113に対して外部から磁
束を加えると、この回路には等量逆向きの磁束を発生さ
せる電流が流れる。発生する磁束は夫々の相対的なイン
ダクタンスに従って分布する。即ちローブ13.14の
インダクタンスを夫々L13゜L14とすれば螺旋コイ
ル14内の磁束は加えられた磁束全体のL  /(L1
3+L14)となる。2つのローブ内の面積は等しいが
螺旋コイル14により多くの磁束が発生するのでその磁
束はより収束され、螺旋コイル14にはローフ13より
も強い磁界が発生する。
超電導素子を含んだ逐次比較形アナログ−ディジタルコ
ンバータの基本的な配置を第3図に示す。
これは三つの層よりなっている。一番上の層は、8つの
ローフ31を伴う連続的な減算/加算超電導回路30.
検知ループ32.及び2次元的螺旋コイル33よりなり
、ローフ31の夫々はADCの夫々のビットに対応し、
8ビツトADCを構成する。中間層は夫々がロー131
の夫々に並んで配置された一連の超電導遮蔽パッド34
よりなる。
パッド34のどれかに十分大きな電流が加えられると、
これはノーマル状態(非超電導状態)とされ、対応する
コイル38内に磁束はこれと並べて設画されたローフ3
1と結合される。遮蔽バッド34はこのパッドをノーマ
ル状態に変化させることができる電流スイッチング回路
(第3図には図示せず)に接続されており、磁束に対す
るスイッチ可能なバリアを与える。最下層のループ36
は信号入力37に接続された駆動ループ(非超電導)と
なり、検知ループ32と並べて配置される。
一連のロー131のうちの夫々及び遮蔽パッド34の夫
々に並べて一連の基準磁束コイル38が設けられ、この
基準磁束コイルは夫々が例えば1゜2.4.8.16.
・・・128と連続的に変化するターン数とされている
。このコイルは上述のように螺旋状とするのが好ましい
が、他の方法でも可能である。この螺旋基準コイルは電
流源39に接続されている。最下層内の導線は全て非超
電導体とし、例えば銅を用いる。最下層には更にホール
素子などよりなる磁力計(コンパレータ)40が設けら
れ、一番上の層のコイル33の直下に並べて配置される
第3図の配置でアナログからディジタルへの変換を行う
場合は、まず変換すべき入力アナログ信号のサンプルが
予め決められた時刻に取り込まれて駆動ルーフ36に加
えられる。
サンプル及びホールド素子を用いてもよいが、これは変
換が十分に速いレートで起こる場合、特にサンプリング
時間内に最下位デイジットが変化しない場合に必要とな
る。対応する磁束は螺旋状コイル33内に発生しコンパ
レータ40によって検出される。続いていくつかの遮蔽
バッド34に電流を流すことによって、またはこれらの
電流を止めることによって、基準磁束によって超電導回
路30内に発生される磁束をコンパレータ40によって
計測される回路30内の正味の磁束がゼロとなるまで連
続的にスイッチングする。こうなったときは逐次比較形
コンバータに対して入力アナログ信号のディジタル表示
が8つの螺旋コイル38のどれが回路に磁場を与えてい
るかによって、言い換えると遮蔽バッド34のうちどれ
が非超電導とされているかによって決定される1または
Oの組よりなるnビットワード(本実施例ではn=8)
が通常の形式で与えられる。
本実施例のように容置成分による遅延がないことによっ
て可能となる非常に高速なスイッチング及び基準コイル
38によって生成される高精度な磁束によって、高精度
かつ高速なアナログ−ディジタルコンバータが実現され
る。
基準コイル38及び電流源39は、電流を流すことによ
って基準磁束ストア手段となる。超電導ループを用いた
基準磁束ストア手段の他の例については以下で説明する
。これは磁束スネアを用いたものである。
第4図は2層よりなる系を例示しており、これは例えば
銅線などの常電導体(非超電導)よりなるループ51を
有し、直流電流源52に接続されている。電流源52は
ループ51のまわりに流れる!!流11を供給する。こ
のループは自己インダクタンスL1を有している。この
場合ループ51を通って磁束φ1が発生し、これはφ1
=L1 ■1と表わされる。符号53は、一端にローフ
54、他端にロー155を有する超電導磁束変成ループ
を示す。ループ51の層はループ53の層と平行であり
ローブ54はループ51と並べて設けられ、磁束φ1は
全て超電導磁束変成ループ53の一端、即ちローブ54
に結合されている。
閉じた超電導ループは磁束を保存しなければならないた
め、ループ53には等量適向きの磁束φ2を発生させる
電流I2が流れる。ここでループ53の自己インダクタ
ンスをL2とすれば、これは2つのローブ54と55の
インダクタンス及び接続線56のインダクタンスの和で
あり、L2=L(ローブ54)+L(接続線)+L(ロ
ー155) と表わされ、 φ2”L212=−φ1 という関係がある。L(ローブ54)−L(ローフ55
)、L(ロー155)L (接続線)とすれば、変成ル
ープの各ローブ54.55には−φ/2ユニットの磁束
が生じ、この結果ローブ54とループ51には正味φ1
/2の磁束が、またローフ55には一φ1/2の磁束が
現われる。
この系に対して第5図に示すような磁束スネア57を加
えループ51と同じ層に配置すると、前記とは異なる結
果を生じる。磁束スネアはローブ55に並べて設けられ
た独立した超電導ループよりなる。
例えば、ノーマルループ51に+16ユニツトの磁束が
発生していると仮定する。第4図に示す配置では変成ル
ープの両端のローブに、+16ユニツトを打ち消すため
夫々−8ユニツトずつの磁束が発生する。しかし第5図
の場合には、ローフ55内の一8ユニットの磁束は、そ
れ自身磁束を保存しなければならないスネア57にも結
合する。
従ってスネア57にはそのインダクタンスL3(=L(
ローフ55)−L(ローフ54)を介して電流が流れ+
8ユニツトの磁束を生じる。このため変成ループ53は
+16プラス+8−+24ユニツトの磁束を感じること
になり、その両端に一12ユニットずつの磁束を生じる
よう電流を増加しければならない。このため更にスネア
は+12ユニツトの磁束が生じる。以下このようなプロ
セスが繰り返されて漸近的に平衡状態に近づく。平衡状
態になった時点以降はノーマルループ51及びスネア5
7には夫々+16ユニツトの磁束が生じロー154と5
5には夫々−16ユニツトの磁束が生じて、ループ及び
ローブ全体の正味の磁束は打ち消される。しかし電流は
この系の中を流れI(スネア)=I(ループ51) −21(変成ループ53) と表わされる。従ってループ51内の静磁界の磁束はス
ネア57に流れる直流電流に変換される。
第4図及び第5図に基づいた三層系の磁束変成器及び磁
束スネアを基準磁束ストア手段として用いることができ
、その−例を第7図に示す。しかしまずはじめに略同様
の配置である第6図について説明する。符号51は再び
ノーマル状態のループを示し、52は直流電流源を示す
。符号53も再びローフ54及び55を両端に有する超
電導磁束変成ループを示す。符号58.59及び60は
、そのローブが図に示すようにネットワーク状に配列さ
れた同様の超電導磁束変成ループを示す。符号61.6
2.63及び64は、夫々1つのローブが他のループ/
ローブに並べて配列され(図中破線で示すように)、磁
束を結合する三重のループ/ローブを形成する同様の超
電導磁束変成ループを示す。符号57及び65は独立し
た超電導ループよりなるスネアを示す。全てのローブは
みな等しいインダクタンスLを有し、これはスネアルー
プのそれとも等しい。磁束変成ループの接続線のインダ
クタンスは無視できる程度に小さい。
例として電流源52はノーマルループ51に対し、この
ノーマルループ51がその内側に+16ユニツトの磁束
を発生するだけの電流を供給するものとする。この磁束
は変成器53及び61に結合される。これらの変成器は
その磁束を保存しなければならないため各ローブには必
然的に一8ユニットの磁束が生じることとなる。このた
めループ53/ループ51/ループ61の三重部分の正
味の磁束はゼロとなる。しかし変成ループ53のローブ
5における一8ユニットは変成ループ58及び62に結
合される。これら2つのループはその各端部のローブに
+4ユニツトの磁束を生じることによって磁束を保存し
、再び三重部分の正味の磁束をゼロとする。このプロセ
スは線状に並んだ三重部分に沿って変成ループ60及び
2つの磁束スネア57.65まで連続し、磁束スネア5
7゜65には夫々−1/2ユニツトの磁束が生ずる。
磁束変成器61乃至64をスネア変成器と呼ぶ。
これらスネア変成器がないとすれば残りのループは全て
+16ユニツトまたは一16ユニツトの磁束を生ずると
いうことに注意すべきである。
スネア変成器夫々はその大きさが1つ前のものの半分で
ある磁束を有し、スネア変成器の三重部分を構成しない
方のローブの磁束は夫々−8゜+4.−2.+1ユニツ
トとなっている。基準ストア手段として用いる場合には
、その極性は全て同じでなければならないが、こうする
ためには単純に例えば接続線61及び63の中央部分を
第7図に示すように交差させることによって+8゜+4
.+2.+1ユニツトの基準磁束を、または逆に接続線
62及び64を交差させて(図示せず)−8,−4,−
2,−1ユニツトの基準磁束を夫々前ることができる。
第7図の基準磁束ストア手段は、第8図に示す磁束アナ
ログ−ディジタルコンバータの基部として用いることが
できる。これは五層構造とされ、第6図及び第7図の三
層に加えてシールド66を含む層とコレクタ(加算/減
算)の超電導ルー168を含む層とを含んでいる。コレ
クタルー168は4つのローブ74.検知ループ71及
び2次元螺旋コイル72を有し、ロー774のひとつひ
とつはアナログ−ディジタルコンバータ(ADC)の各
ビットに対応して図示する如く4ビツトADOを構成す
る。ゼロ磁界検出器として使用する磁力計(コンパレー
タ)が必要とされる。これは例えばホール素子73を用
い、コイル72の内側に配設される。ルー768内に螺
旋コイル72を設けたことにより、ルー768に生じる
磁束はコイル72に収束される。
シールド66は超電導遮蔽パッドであり、この夫々はス
イッチング回路(図示せず)を介して電流源に接続され
ている。この電流源がシールドに対して十分大きい電流
を供給すればこれはノーマル(非超電導)状態に変化さ
れ、1つのループ、例えばスネア変成器61に生じる磁
束はシールド66を通り対応するローブ74に結合する
。一方電流を流さないか流しても小さい電流のときは、
シールド66は磁束に対してバリアとなる。
ループ69は、信号!9!70で示される変換すべき信
号に接続された非超電導駆動ループである。
駆動ループ69は検知ループ71に並べて配置される。
コレクタループ68の各ロー174には、夫々のシール
ド66及びスネア変成器61乃至64のうち三重部分を
構成しない方の基準磁束値を与えるローブが並べて配置
される。
第8図の配置でアナログからディジタルへの変換を行な
うためにノーマルループ51に+16ユニツトの磁束が
発生するよう電流を流すと、上に述べたように基準磁束
ストア手段はスネア変成器61から64の三重部分を構
成しない方のローブに基準値(+8. +4. +2.
+1)を発生する。
シールド66は最初は全て超電導状態である。変換すべ
きアナログ信号がサンプルされ駆動ループ69に加えら
れると、これに対応する磁束が発生し検知ループ71に
結合する螺旋コイル72によってコレクタルー768に
結合された磁束は螺旋コイル内に収束され、ホール素子
73によって検出される。続いてホール素子73で計測
されるコレクタルー768内の磁束がゼロとなるまで、
シールド66に電流を流すことによって/シールド66
から電流を取り去ることによって、コレクタルー768
に加わる基準磁束を連続的にスイッチングする。計測さ
れる磁束がゼロとなったときにはコレクタループに磁束
を与えているスネア変成器61乃至64で、言い換える
と非超電導とされたシールド66で決定される1とOの
組み合せよりなるnビットワード(この例ではn−4)
によって、入力ディジタル信号に対するディジタル表示
が逐次比較形コンバータに対する通常の方法で与えられ
る。
上で述べた超電導の構造及び他の構造は種々の方法で製
造することができる。多層構造の特性を考慮すると、各
層を絶縁材で分離してスクリーン印e11.MOcVD
、或いはスパッタリングなどを行うのが適当であろう。
超電導ループはこのような方法でつくるか、または超電
導ワイヤをループ状に形成してもよい。非超電導ループ
も同様に形成される。新しい高温超電導物質を用いるこ
とは必ずしも必要なことではないが、用いれば有利であ
る。使用し得る超電導物質としてはニオブ−ニオブ窒化
物(4,2k)、YBa  Cu307−x(95k>
或いはタリウムをベースとした化合物(125k)があ
る。
本発明が提供する高速、高精度のアナログ−ディジタル
コンバータは、特にレーダーシステムのフロントエンド
におけるようなデータ収集システム、ディジタルラジオ
、その他高速な信号処理が必要とされるものに応用され
る。
発明の効果 本発明になる°アナ0グーディジタルコンバータは、超
電導ループ構造を用いることにより、容量成分による遅
延がなく高速に、かつ高精度に動作する。
【図面の簡単な説明】
第1図は従来の代表的な逐次比較形A/Dコンバータの
ブロック因、 第2a図、第2b図及び第2C図は3つの超電導ループ
の形態を示す図、 第3図は超電導ループに基づいた3層構造のアナログ−
ディジタルコンバータを展開した図、第4図は磁束を超
電導磁束変成ループに結合される2M配置を示す図、 第5図は磁束を電流に変換する2層配置を示す図、 第6図は磁束変成ループの三層配置を示す図、第7図は
基準磁束ストア手段を有する磁束変成ループの三層配置
を示す図、 第8図は超電導ループを有し第7図の基準磁束ストア手
段とともに用いられるアナログ−ディジタルコンバータ
の五層配置を示す図である。 30.68・・・超電導ループ、53.58.59゜6
0.61〜64・・・超電導磁束変成ループ、57゜6
5・・・磁束スネア、34.66・・・超電導遮蔽パッ
ド、36.69・・・駆動ループ、71・・・検知ロー
ブ、72・・・磁束収束ローブ、73・・・ホール素子

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも1つの超電導ループ(30;68)を有
    することを特徴とする逐次比較形アナログ−ディジタル
    コンバータ。 2、基準レベルとして用いられる磁束量子をストアする
    ための超電導ループ(61〜64)を有するディジタル
    −アナログコンバータを具備することを特徴とする逐次
    比較形nビットアナログ−ディジタルコンバータ。 3、磁束量子の基準レベルがコントロール回路(66)
    によって結合される加算/減算超電導ループ(68)、
    及び使用時には変換されるべきアナログ信号が供給され
    る非超電導駆動ループ(69)を具備することを特徴と
    する請求項2記載のコンバータ。 4、加算/減算超電導ループ(68)は検知ローブ(7
    1)、磁束収束ローブ(72)及びn個の他のローブ(
    74)を具備することを特徴とする請求項3記載のコン
    バータ。 5、検知ローブ(32;71)、磁束収束ローブ(33
    ;72)及びn個の他のローブ(31;74)を有する
    超電導ループ(30;68)と;非超電導駆動ループ(
    36;69)と;n個の基準磁束を発生する手段(38
    ;61〜64)と;各基準磁束をn個の他のローブに選
    択的に結合させる手段(34;64)と;駆動ループに
    おける磁束を検知ローブに選択的に結合させ、使用時に
    は駆動ループ内の信号をサンプルして対応する磁束を超
    電導ループに結合させる手段と;収束ローブにおける磁
    束を検出する磁力計(40;73)とを具備することを
    特徴とする逐次比較形nビットアナログ−ディジタルコ
    ンバータ。6、前記磁束を選択的に結合させる手段は、
    超電導遮蔽(34;66)及び磁束を結合させる必要が
    あるときにこれらを選択的に非超電導とする手段とを具
    備することを特徴とする請求項5記載のアナログ−ディ
    ジタルコンバータ。 7、磁力計がホール素子であることを特徴とする請求項
    5または6記載のアナログ−ディジタルコンバータ。 8、n個の基準磁束を発生する手段は、単一の入力磁束
    値からn個の一連の基準磁束値を生成するよう配置され
    た連続する超電導回路(53、58、59、60、57
    、65、61〜64)を具備することを特徴とする請求
    項5記載のアナログ−ディジタルコンバータ。 9、超電導回路はn個の超電導磁束変成器(53、58
    、59、60)及びn個のスネア磁束変成器(61〜6
    4)を具備し、基準磁束値はスネア磁束変成器の第1の
    ローブにおいて発生されることを特徴とする請求項8記
    載のアナログ−ディジタルコンバータ。 10、単一の入力磁束値が発生される非超電導ループ(
    51)が第1のスネア変成器(61)の第2のローブ及
    び第1の前記超電導磁束変成器(53)の第1のローブ
    に並べて三重に配置され;第1の前記超電導磁束変成器
    の第2のローブは第2の前記超電導磁束変成器(58)
    の第1のローブ及び第2の前記スネア変成器(62)の
    第2のローブに並べて三重に配置され;第2の前記超電
    導磁束変成器の第2のローブは第3の前記超電導変成器
    (59)の第1のローブ及び第3の前記スネア変成器(
    63)の第2のローブに並べて三重に配置され;以下同
    様にして、第nの前記超電導磁束変成器(60)の第2
    のローブは2つの単一のループである超電導回路(57
    、65)に三重に結合され、第1のスネア変成器(61
    )に与えられる基準磁束値は入力磁束値の半分であり、
    第2のスネア変成器(62)に与えられる基準磁束値は
    入力磁束値の4分の1であり、第3のスネア変成器(6
    3)に与えられる基準磁束値は8分の1であり、以下同
    様であることを特徴とする請求項9記載のアナログ−デ
    ィジタルコンバータ。 11、第1の電流が流れて静磁界を発生する非超電導ル
    ープ(51)と、1つのローブ(54)が前記非超電導
    ループ(51)と並べられて前記静磁界をこれに結合さ
    せ、別のローブ(55)が単一ループのスネア超電導回
    路(57)と並べられて前記静磁界を前記スネア超電導
    回路に結合させて直流電流を発生させる超電導磁束変成
    器とを具備することを特徴とし、前記静磁界を直流電流
    に変換する配置。 12、非超電導駆動ループ(36)と、この駆動ループ
    (36)に並べて配置された検知ローブ(32)を有す
    る超電導ループ(30)と、磁束収束ローブ(31)と
    、n個の他のローブ(31)と、各他のローブ(31)
    に対するn個の一連の基準コイルである非超電導基準コ
    イル(38)とを具備し、この基準コイルは他のローブ
    と並べて配置され、超電導遮蔽パッド(34)は各基準
    コイルとこれに関連する他のローブの間に非接触に配置
    され、遮蔽パッドを選択的に非超電導とする手段を設け
    、一連の基準コイルは連続する1、2、4、8、・・・
    、2^n^−^1に対応する基準磁束値を発生し、超電
    導ループの磁束収束ローブ(31)に並べて配置されこ
    の磁束を検出する磁力計(40)を設け、使用的にはサ
    ンプルされたアナログ信号に対応する磁束を駆動ループ
    から超電導ループに結合させて磁束収束ローブに収束さ
    せ、夫々の遮蔽パッドを非超電導とすることにより基準
    磁束を選択的に超電導ループ中へスイッチングし、磁力
    計によつて計測される正味ゼロの磁束がアナログからデ
    ィジタルへの変換の終了に対応することを特徴とする逐
    次比較形nビットアナログ−ディジタルコンバータ。 13、単一の入力磁束値からn個の一連の磁束基準値を
    生成するよう配置された連続する超電導回路(53、5
    8、59、60、57、65、61〜64)を設けたこ
    とを特徴とする基準磁束ストア手段。 14、超電導回路はn個の超電導磁束変成器(53、5
    8、59、60)及びn個のスネア磁束変成器(61〜
    64)を有し、基準磁束値はスネア磁束変成器の第1の
    ローブに発生することを特徴とする請求項13記載のス
    トア手段。 15、単一の入力磁束値を発生する非超電導ループ(5
    1)を設け、この非超電導ループ(51)は第1のスネ
    ア変成器(61)の第2のローブ及び第1の前記超電導
    磁束変成器(53)の第1のローブに並べて三重に配置
    され;第1の前記磁束変成器(53)の第2のローブは
    第2の前記超電導磁束変成器(58)の第1のローブ及
    び第2の前記スネア変成器(62)の第2のローブに並
    べて三重に配置され;第2の前記超電導磁束変成器(5
    8)の第2のローブは第3の前記超電導磁束変成器(5
    9)の第1のローブ及び第3の前記スネア変成器(63
    )の第2のローブに並べて三重に設けられ;以下同様に
    して、第nの前記超電導磁束変成器(60)は2つの単
    一ループのスネア超電導回路(57、65)に三重に結
    合し、第1のスネア変成器(61)における基準磁束値
    は入力磁束値の半分であり、第2のスネア変成器(62
    )における基準磁束値は入力磁束値の4分の1であり、
    第3のスネア変成器(63)における基準磁束値は入力
    磁束値の8分の1であり、以下同様であることを特徴と
    する請求項14記載のストア手段。
JP63305872A 1987-12-05 1988-12-02 A/dコンバータ Pending JPH01190127A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB878728497A GB8728497D0 (en) 1987-12-05 1987-12-05 A/d converters
GB8728497 1987-12-05
GB8822360.7 1988-09-22
GB8822360A GB2213334B (en) 1987-12-05 1988-09-22 Successive approximation a/d converters

Publications (1)

Publication Number Publication Date
JPH01190127A true JPH01190127A (ja) 1989-07-31

Family

ID=26293164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63305872A Pending JPH01190127A (ja) 1987-12-05 1988-12-02 A/dコンバータ

Country Status (3)

Country Link
US (1) US4940983A (ja)
EP (1) EP0320100A2 (ja)
JP (1) JPH01190127A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69018162T2 (de) * 1989-08-24 1995-08-03 Trw Inc Supraleitender Analog-zu-Digital-Konverter mit einem geerdeten Vier-Übergang-Squid-Zweirichtungszähler.
US5172019A (en) * 1992-01-17 1992-12-15 Burr-Brown Corporation Bootstrapped FET sampling switch
US5272480A (en) * 1992-08-17 1993-12-21 Hewlett-Packard Company Track and hold circuit with continuously suppressed Josephson effect
SE9600666L (sv) * 1996-02-22 1997-08-23 Pharmacia Biotech Ab Detekteringsanordning
US6239596B1 (en) 1997-06-09 2001-05-29 Joseph J. Stupak, Jr. Total magnetic flux measuring device
DE19828089A1 (de) * 1998-06-24 1999-12-30 Univ Schiller Jena Magnetometer
US6608582B2 (en) * 2001-06-29 2003-08-19 Intel Corporation A/D conversion using a variable offset comparator
US6617926B2 (en) 2001-06-29 2003-09-09 Intel Corporation Tail current node equalization for a variable offset amplifier
US7026975B1 (en) * 2004-03-29 2006-04-11 Maxim Integrated Products, Inc. High speed digital path for successive approximation analog-to-digital converters
GB0425800D0 (en) * 2004-11-24 2004-12-22 Koninkl Philips Electronics Nv Montoring physical operating parameters of an integrated circuit
US8065022B2 (en) * 2005-09-06 2011-11-22 General Electric Company Methods and systems for neural network modeling of turbine components
CN113437976B (zh) * 2021-04-09 2023-04-28 深圳市纽瑞芯科技有限公司 一种三态型量化的逐次逼近方法和逐次逼近模数转换电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2949602A (en) * 1958-04-11 1960-08-16 Ibm Cryogenic converter
NL259295A (ja) * 1959-12-22 1900-01-01
NL261458A (ja) * 1960-02-24
US3259844A (en) * 1961-10-26 1966-07-05 Philips Corp Signal amplitude discriminator having a plurality of superconducting loops arranged to respond to the magnetic field produced by the signal
US3983419A (en) * 1974-12-31 1976-09-28 International Business Machines - Ibm Analog waveform transducing circuit
US4258354A (en) * 1979-05-11 1981-03-24 Amiram Carmon Portable alarm device
US4315255A (en) * 1980-10-27 1982-02-09 The United States Of America As Represented By The Secretary Of The Navy Multiple-quantum interference superconducting analog-to-digital converter
US4504153A (en) * 1983-08-08 1985-03-12 R. Dean Seeman Pharmacist-programmable medication prompting system and method
US4551704A (en) * 1983-09-27 1985-11-05 International Business Machines Corporation Look-back analog to digital converter
US4768177A (en) * 1984-07-06 1988-08-30 Kehr Bruce A Method of and apparatus for alerting a patient to take medication
US4646060A (en) * 1984-09-07 1987-02-24 Trw Inc. Superconducting analog-to-digital converter with bidirectional counter
US4695954A (en) * 1984-10-31 1987-09-22 Rose Robert J Modular medication dispensing system and apparatus utilizing portable memory device
US4682299A (en) * 1985-02-19 1987-07-21 Kenneth B. McIntosh Medication clock
US4672359A (en) * 1985-11-12 1987-06-09 Trw Inc. Superconducting analog-to-digital converter and digital magnetometer and related method for its use
GB8728496D0 (en) * 1987-12-05 1988-01-13 Stc Plc Superconductive devices

Also Published As

Publication number Publication date
US4940983A (en) 1990-07-10
EP0320100A2 (en) 1989-06-14

Similar Documents

Publication Publication Date Title
JPH01190127A (ja) A/dコンバータ
EP0222470B1 (en) Superconducting analog-to-digital converter and digital magnetometer and related method for its use
US5942997A (en) Correlated superconductor single flux quantum analog-to-digital converter
EP0435651A2 (en) Digital superconducting quantum interference device having an extended dynamic range
US4983971A (en) Josephson analog to digital converter for low-level signals
US4791406A (en) Monolithic integrated digital-to-analog converter
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
EP0609916B1 (en) Superconducting analog-to-digital converter and techniques for its reading
EP0843826A1 (en) A complex superconducting quantum interference device and circuit
US4977402A (en) Nonhysteretic periodic-threshold SQUID comparator and A/D converter
US5019820A (en) Serial-parallel type A/D converter having reference resistor chain and current source array
US5012243A (en) Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter
GB2213334A (en) A/D converters
CN120546647A (zh) 一种应用于时间交织模数转换器的延迟电路及系统
US5272480A (en) Track and hold circuit with continuously suppressed Josephson effect
US4213120A (en) CCD Digital-to-analog converter
US5305006A (en) Soliton-phase analog-to-digital converter
EP0414426B1 (en) Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter
JPH05198856A (ja) ジョセフソン・ゲートの直列構造体及びこれを用いたデジタル・アナログ変換器
US5099238A (en) Parallel analog to digital converter
CN118157677B (zh) 列级复合型模数转换电路、模数转换器及电子设备
Mallick Computer simulations of a 20 gigasample/second, 500 MHz eight-bit, analog-to-digital converter
Kaplunenko et al. Experimental implementation of the eight bit analog-to-digital converter
RU2043698C1 (ru) Фотоэлектрический преобразователь перемещений в код
Lee et al. Phase tree: a periodic, fractional flux quantum vernier for high-speed interpolation of analog-to-digital converters