JPH01192184A - 埋込み型半導体レーザの製造方法 - Google Patents
埋込み型半導体レーザの製造方法Info
- Publication number
- JPH01192184A JPH01192184A JP1593988A JP1593988A JPH01192184A JP H01192184 A JPH01192184 A JP H01192184A JP 1593988 A JP1593988 A JP 1593988A JP 1593988 A JP1593988 A JP 1593988A JP H01192184 A JPH01192184 A JP H01192184A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- film
- active layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オプトエレクトロニクス分野、特に光情報処
理システムの光源に適した、低閾値発振電流を有する埋
込み型半導体レーザの製造方法に関するものである。
理システムの光源に適した、低閾値発振電流を有する埋
込み型半導体レーザの製造方法に関するものである。
近年における半導体レーザ単体としての特性向上はめざ
ましく、光デイスク装置、レーザビームプリンタなどの
情報処理システムが実用化され始めている。これらの用
途では、出力ビームの形状が基本横モードであることや
非点収差がないことなどが要求される。これらの要求を
満たすために、半導体レーザを埋込み型の構造にするの
が一般的である。上記埋込み型半導体レーザは、活性層
光導波路の形状がストライプ状で、上記活性層の周囲を
活性層より禁制帯幅が広くて屈折率が小さい層で囲んだ
構造をしており、上記の要求を満たすだけでなく、発振
閾値が低く発光効率が高いブレーナ構造に近いため、電
極作製プロセス等が簡単であるなどの特徴を有している
。
ましく、光デイスク装置、レーザビームプリンタなどの
情報処理システムが実用化され始めている。これらの用
途では、出力ビームの形状が基本横モードであることや
非点収差がないことなどが要求される。これらの要求を
満たすために、半導体レーザを埋込み型の構造にするの
が一般的である。上記埋込み型半導体レーザは、活性層
光導波路の形状がストライプ状で、上記活性層の周囲を
活性層より禁制帯幅が広くて屈折率が小さい層で囲んだ
構造をしており、上記の要求を満たすだけでなく、発振
閾値が低く発光効率が高いブレーナ構造に近いため、電
極作製プロセス等が簡単であるなどの特徴を有している
。
従来の埋込み型半導体レーザの製造方法を、ＡＱ Ｇａ
Ａｓ系レーザを例にとり説明すると以下のとおりである
。ＧａＡｓ基板上に活性層を含むＡＱＧ ａ Ａ ｓ多
層膜を順次積層してから、活性層とそれを挟むＡＱ Ｇ
ａＡｓ多層膜とをエツチングによってストライプ上に残
し、２回目の結晶成長によって活性層より禁制帯幅が広
くて屈折率が小さいＡＱＧ ａ Ａ ｓ層を成長し、埋
込む方法である。
Ａｓ系レーザを例にとり説明すると以下のとおりである
。ＧａＡｓ基板上に活性層を含むＡＱＧ ａ Ａ ｓ多
層膜を順次積層してから、活性層とそれを挟むＡＱ Ｇ
ａＡｓ多層膜とをエツチングによってストライプ上に残
し、２回目の結晶成長によって活性層より禁制帯幅が広
くて屈折率が小さいＡＱＧ ａ Ａ ｓ層を成長し、埋
込む方法である。
埋込み層が果たす機能には、横方向の光の閉じ込めを行
うことおよび電流ブロックを行うこととがある。前者の
機能は、活性層よりも禁制帯幅が広くて屈折率が小さい
Ａｌ１組成比層を２回目に成長することによって実現可
能である。後者の機能を実現させる方法には、例えば埋
込み層に、禁制帯の中央付近にレベルを形成する不純物
をドーピングし、高抵抗層とすることによって実現でき
る。
うことおよび電流ブロックを行うこととがある。前者の
機能は、活性層よりも禁制帯幅が広くて屈折率が小さい
Ａｌ１組成比層を２回目に成長することによって実現可
能である。後者の機能を実現させる方法には、例えば埋
込み層に、禁制帯の中央付近にレベルを形成する不純物
をドーピングし、高抵抗層とすることによって実現でき
る。
しかしながら、結晶成長時の高温による原子拡散によっ
て、高抵抗ドーパントが活性層中に進入し。
て、高抵抗ドーパントが活性層中に進入し。
非発光中心として働き量子効率を低下させる原因になっ
ていた。
ていた。
本発明の目的は、上記課題を解決するために、閾値電流
低減の障害である高抵抗ドーパントを用いずに、高抵抗
な埋込み層を実現させ、低閾値で高速変調可能な埋込み
型半導体レーザの製造方法を得ることにある。
低減の障害である高抵抗ドーパントを用いずに、高抵抗
な埋込み層を実現させ、低閾値で高速変調可能な埋込み
型半導体レーザの製造方法を得ることにある。
上記目的は、活性層の周囲を、上記活性層より禁制帯幅
が広くて屈曲率が小さ゛い半導体層で埋込んだ埋込み型
半導体レーザの製造方法において、プラズマ特に水素プ
ラズマが、ｐ型、ｎ型いずれの導電型不純物をも中性化
し、それらの不純物を”含む層を高抵抗化するという性
質を用いて、２回目の結晶成長として高抵抗ドーパント
をドープしない半導体層を成長したのち、プラズマ処理
により上記半導体層中に含まれる不純物を中性化させ、
高抵抗化させることにより達成される。
が広くて屈曲率が小さ゛い半導体層で埋込んだ埋込み型
半導体レーザの製造方法において、プラズマ特に水素プ
ラズマが、ｐ型、ｎ型いずれの導電型不純物をも中性化
し、それらの不純物を”含む層を高抵抗化するという性
質を用いて、２回目の結晶成長として高抵抗ドーパント
をドープしない半導体層を成長したのち、プラズマ処理
により上記半導体層中に含まれる不純物を中性化させ、
高抵抗化させることにより達成される。
上記プラズマ処理におけるプラズマのうち、特に水素プ
ラズマによって半導体層中の不純物が中性化されるとい
う事実（以下ハイドロジェネーションという）は、いく
つかの研究機関によって報告されている。光素子材料と
して利用されるＧａＡｓにおいて提案されているハイド
ロジェネーションのメカニズムはつぎに示すとおりであ
る（フィジカル・レビュー （Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅｗ） Ｂ３３゜１１０２ （１９８６） ）ａ− すなわち、ｐ型の不純物であるＺｎが中性化される場合 Ｚｎ−ａ、＋ｈ”＋Ｈ” ＋ （ＺｎａａＨ）＠（ただ
し、ｈ＋は自由ホール、Ｈｏは中性水素原子、（Ｚｎ）
、Ｈ）”は中性のＺｎ−Ｈペアを表わす）のようになり
、キャリアであるホールがトラップされる。同様の反応
メカニズムをｎ型の不純物であるＳｓについて適用すれ
ば Ｓ ｅ”ＡＱ ＋ ｅ −＋ Ｈ＠→（ＳｅＡｓＨ）’
（ただし、ｅ−は自由電子、（ＳｅＡｓＨ）°は中性の
５ｅ−Ｈペアを表わす）゛になると考えられる。この場
合は電子がトラップされることになる。′すなわち、い
ずれの導電型の不純物においても、ハイドロジェネーシ
ョンによってその不純物が提供するはずの多数キャリア
がそこにトラップされ、高抵抗層になる０本発明は、ハ
イドロジェネーションによる高抵抗化を、埋込み型半導
体レーザに適用することにより、高抵抗ドーパントを用
いずに高抵抗層を実現できるので、従来の技術において
問題になっていた活性層中に対す゛る高抵抗ドーパント
の拡散の心配がなくなり、閾値電流の低減が可能になる
。
ラズマによって半導体層中の不純物が中性化されるとい
う事実（以下ハイドロジェネーションという）は、いく
つかの研究機関によって報告されている。光素子材料と
して利用されるＧａＡｓにおいて提案されているハイド
ロジェネーションのメカニズムはつぎに示すとおりであ
る（フィジカル・レビュー （Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅｗ） Ｂ３３゜１１０２ （１９８６） ）ａ− すなわち、ｐ型の不純物であるＺｎが中性化される場合 Ｚｎ−ａ、＋ｈ”＋Ｈ” ＋ （ＺｎａａＨ）＠（ただ
し、ｈ＋は自由ホール、Ｈｏは中性水素原子、（Ｚｎ）
、Ｈ）”は中性のＺｎ−Ｈペアを表わす）のようになり
、キャリアであるホールがトラップされる。同様の反応
メカニズムをｎ型の不純物であるＳｓについて適用すれ
ば Ｓ ｅ”ＡＱ ＋ ｅ −＋ Ｈ＠→（ＳｅＡｓＨ）’
（ただし、ｅ−は自由電子、（ＳｅＡｓＨ）°は中性の
５ｅ−Ｈペアを表わす）゛になると考えられる。この場
合は電子がトラップされることになる。′すなわち、い
ずれの導電型の不純物においても、ハイドロジェネーシ
ョンによってその不純物が提供するはずの多数キャリア
がそこにトラップされ、高抵抗層になる０本発明は、ハ
イドロジェネーションによる高抵抗化を、埋込み型半導
体レーザに適用することにより、高抵抗ドーパントを用
いずに高抵抗層を実現できるので、従来の技術において
問題になっていた活性層中に対す゛る高抵抗ドーパント
の拡散の心配がなくなり、閾値電流の低減が可能になる
。
つぎに本発明の実施例を図面とともに説明する。
第１図は本発明による埋込み型半導体レーザの製造方法
により製造した埋込み型半導体レーザの断面図である。
により製造した埋込み型半導体レーザの断面図である。
第・１図において、ｎ型ＧａＡｓ基板１上にｎ型Ｇ ａ
Ａ ｓバッファ層２、ｎ型ＡＱＨＧａｌ−ＸＡｓクラ
ッド層３．アンドープＡ １１ ｙＧａｌ−ｙＡ４性層
４．ｐ型Ａ Ｑ ２ Ｇ ａｘ −ｆ Ａ ｓクラッド
層５、ｐ型ＧａＡｓキャップ層６を順次有機金属気相成
長法などで結晶成長させる。ここでそれぞれの層のＡｌ
１組成比はＯ≦ｙ ＜ ｘ ｅ Ｚの関係にある。つぎ
に成長層上の所定の方向に５ｉｎ２膜またはＳｉＮｘ膜
またはＴｉｅ、膜を上記キャップ層６上にストライプ状
に形成し、上記ストライプ状の膜をエッチングマスクと
して化学エツチングまたはドライエツチングにより、活
性層側面が露出する深さまでエツチングする。上記エツ
チングマスクをつけたままで２回目の結晶成長を行い、
Ａｌ１ ＧａＡｓ膜７を形成し、ストライプ状に残した
ＡＱＧａＡｓ多層膜を埋込む。Ａｆｌ ＧａＡｓ層７の
ＡＱ組成比は活性層の組成比ｙより大きくし、アンドー
プで成長させる。
Ａ ｓバッファ層２、ｎ型ＡＱＨＧａｌ−ＸＡｓクラ
ッド層３．アンドープＡ １１ ｙＧａｌ−ｙＡ４性層
４．ｐ型Ａ Ｑ ２ Ｇ ａｘ −ｆ Ａ ｓクラッド
層５、ｐ型ＧａＡｓキャップ層６を順次有機金属気相成
長法などで結晶成長させる。ここでそれぞれの層のＡｌ
１組成比はＯ≦ｙ ＜ ｘ ｅ Ｚの関係にある。つぎ
に成長層上の所定の方向に５ｉｎ２膜またはＳｉＮｘ膜
またはＴｉｅ、膜を上記キャップ層６上にストライプ状
に形成し、上記ストライプ状の膜をエッチングマスクと
して化学エツチングまたはドライエツチングにより、活
性層側面が露出する深さまでエツチングする。上記エツ
チングマスクをつけたままで２回目の結晶成長を行い、
Ａｌ１ ＧａＡｓ膜７を形成し、ストライプ状に残した
ＡＱＧａＡｓ多層膜を埋込む。Ａｆｌ ＧａＡｓ層７の
ＡＱ組成比は活性層の組成比ｙより大きくし、アンドー
プで成長させる。
さらに、エツチングマスクをつけたまま１例えば水素圧
力６００ ｍ Ｔ ｏｒｒ、パワー密度０．４Ｗ／ｃｍ
”、基板温度２５０℃の条件で生成させた水素プラズマ
中に１時間置く、上記工程において、ハイドロジェネー
ションによりＡＱＧａＡｓ層７中に微量に存在する炭素
やシリコンなどの不純物が中性化され、ＡＱ ＧａＡｓ
層７が高抵抗層になる。一方、キャップ層６などの他の
層は、上部に存在するエツチングマスクが水素プラズマ
のマスクとしても働き。
力６００ ｍ Ｔ ｏｒｒ、パワー密度０．４Ｗ／ｃｍ
”、基板温度２５０℃の条件で生成させた水素プラズマ
中に１時間置く、上記工程において、ハイドロジェネー
ションによりＡＱＧａＡｓ層７中に微量に存在する炭素
やシリコンなどの不純物が中性化され、ＡＱ ＧａＡｓ
層７が高抵抗層になる。一方、キャップ層６などの他の
層は、上部に存在するエツチングマスクが水素プラズマ
のマスクとしても働き。
水素プラズマの進入を阻害することから、上記エツチン
グマスク下方の領域は、側面部を°除けば高抵抗化され
ることがない。つぎに、上記エツチングマスクを除去し
、ｐ型電極としてＣｒ ／ Ａ ｕ ８、ｎ型電極とし
てＡ ｕ Ｇ ｅ Ｎ ｉ ９を、上記成長層側および
基板側にそれぞれ設ける。
グマスク下方の領域は、側面部を°除けば高抵抗化され
ることがない。つぎに、上記エツチングマスクを除去し
、ｐ型電極としてＣｒ ／ Ａ ｕ ８、ｎ型電極とし
てＡ ｕ Ｇ ｅ Ｎ ｉ ９を、上記成長層側および
基板側にそれぞれ設ける。
上記のような構造にすることにより、電流は水素プラズ
マによる高抵抗化を受けていないストライプ状の部分だ
けを流れ、活性層４に効率よく電流を注入することがで
きる。また、本発明では高抵抗ドーパントを用いていな
いために、量子効率の低下がなく、高効率で低閾値のレ
ーザ発振を可能にすることができる。
マによる高抵抗化を受けていないストライプ状の部分だ
けを流れ、活性層４に効率よく電流を注入することがで
きる。また、本発明では高抵抗ドーパントを用いていな
いために、量子効率の低下がなく、高効率で低閾値のレ
ーザ発振を可能にすることができる。
本発明は上記実施例に限定されるものではなく。
例えば上記実施例ではｎ型基板を用いたが、ｐ型基板ま
たは半絶縁性基板を用いた場合でも、１回目のＡＱＧａ
Ａｓ多層膜成長の積層順序を変更することなどにより適
用が可能である。また、上記アンドープＡ Ｄ ｙ Ｇ
ａ、−ｙ Ａ ！Ｉ活性層４はＡＱ５Ｇａ１−１Ａｓ
／ Ａ Ｑ ｔＧａｚ−ｔＡｓ（ｓ ＜ ｔ ）の多重
量子井戸（ＭＱＷ）またはＧＲＩＮ−８ＣＨ単一量子井
戸構造であっても構わない、さらに、半導体材料も上記
ＡｆｉＧａＡｓ系に限定されるものではなく、基板がＩ
ｎＰ、Ｓｉ等の他の半導体材料で構成され、活性層がＡ
ＱＧａＩｎＰやＩｎＧａＰ等の他の半導体材料で構成さ
れていても、上記活性層を挟む上下の層が、活性層より
も禁制帯幅が広く屈折率が小さい層″構造にすれば、同
様の効果を得ることができる。すなわち、本発明はその
主旨と範囲を逸゛脱することなく種々の変形が可能であ
る。
たは半絶縁性基板を用いた場合でも、１回目のＡＱＧａ
Ａｓ多層膜成長の積層順序を変更することなどにより適
用が可能である。また、上記アンドープＡ Ｄ ｙ Ｇ
ａ、−ｙ Ａ ！Ｉ活性層４はＡＱ５Ｇａ１−１Ａｓ
／ Ａ Ｑ ｔＧａｚ−ｔＡｓ（ｓ ＜ ｔ ）の多重
量子井戸（ＭＱＷ）またはＧＲＩＮ−８ＣＨ単一量子井
戸構造であっても構わない、さらに、半導体材料も上記
ＡｆｉＧａＡｓ系に限定されるものではなく、基板がＩ
ｎＰ、Ｓｉ等の他の半導体材料で構成され、活性層がＡ
ＱＧａＩｎＰやＩｎＧａＰ等の他の半導体材料で構成さ
れていても、上記活性層を挟む上下の層が、活性層より
も禁制帯幅が広く屈折率が小さい層″構造にすれば、同
様の効果を得ることができる。すなわち、本発明はその
主旨と範囲を逸゛脱することなく種々の変形が可能であ
る。
上記のように本発明による埋込み型半導体レーザの製造
方法は、ストライプ状の活性層光導波路の側面を、上記
活性層よりも禁制帯幅が大きく屈折率が小さい半導体層
で埋込んだ埋込み型半導体レーザの製造方法において、
上記埋込み層を、プラズマを用いて導電性不純物を中性
化することにより高抵抗層とした、電流制限層を設ける
工程を含むことにより、注入電流は高抵抗化されないス
トライプ部分を流れるので、電流注入効率がよく、また
、高抵抗ドーパントを用いないため、高効率で低閾値の
発振をする半導体レーザの製造方法を得ることができる
。
方法は、ストライプ状の活性層光導波路の側面を、上記
活性層よりも禁制帯幅が大きく屈折率が小さい半導体層
で埋込んだ埋込み型半導体レーザの製造方法において、
上記埋込み層を、プラズマを用いて導電性不純物を中性
化することにより高抵抗層とした、電流制限層を設ける
工程を含むことにより、注入電流は高抵抗化されないス
トライプ部分を流れるので、電流注入効率がよく、また
、高抵抗ドーパントを用いないため、高効率で低閾値の
発振をする半導体レーザの製造方法を得ることができる
。
第１図は本発明による埋込み型半導体レーザの製造方法
により製造した埋込み型半導体レーザの断面図である。 ４・・・活性層光導波路 ７・・・高抵抗電流制限層
により製造した埋込み型半導体レーザの断面図である。 ４・・・活性層光導波路 ７・・・高抵抗電流制限層
Claims (1)
- 【特許請求の範囲】 １、ストライプ状の活性層光導波路の側面を、上記活性
層よりも禁制帯幅が大きく屈折率が小さい半導体層で埋
込んだ埋込み型半導体レーザの製造方法において、上記
埋込み層を、プラズマを用いて導電性不純物を中性化す
ることにより高抵抗層とした、電流制限層を設ける工程
を含むことを特徴とする埋込み型半導体レーザの製造方
法。 ２、上記プラズマは、水素プラズマであることを特徴と
する特許請求の範囲第１項に記載した埋込み型半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1593988A JPH01192184A (ja) | 1988-01-28 | 1988-01-28 | 埋込み型半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1593988A JPH01192184A (ja) | 1988-01-28 | 1988-01-28 | 埋込み型半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192184A true JPH01192184A (ja) | 1989-08-02 |
Family
ID=11902730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1593988A Pending JPH01192184A (ja) | 1988-01-28 | 1988-01-28 | 埋込み型半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192184A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133058A (en) * | 1994-07-21 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Fabrication of semiconductor light-emitting device |
| US6136626A (en) * | 1994-06-09 | 2000-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and production method thereof |
| JP2003060310A (ja) * | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
| US8233515B2 (en) | 2009-07-02 | 2012-07-31 | Mitsubishi Electric Corporation | Optical waveguide integrated semiconductor optical device |
-
1988
- 1988-01-28 JP JP1593988A patent/JPH01192184A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136626A (en) * | 1994-06-09 | 2000-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and production method thereof |
| US6133058A (en) * | 1994-07-21 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Fabrication of semiconductor light-emitting device |
| JP2003060310A (ja) * | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
| US8233515B2 (en) | 2009-07-02 | 2012-07-31 | Mitsubishi Electric Corporation | Optical waveguide integrated semiconductor optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845724A (en) | Semiconductor laser device having optical guilding layers of unequal resistance | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4937835A (en) | Semiconductor laser device and a method of producing same | |
| JPH0381317B2 (ja) | ||
| US6987285B2 (en) | Semiconductor light emitting device in which high-power light output can be obtained with a simple structure including InGaAsP active layer not less than 3.5 microns and InGaAsP and InP cladding | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JPS61168981A (ja) | 半導体レ−ザ装置 | |
| JPH02156588A (ja) | 半導体レーザおよびその製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| JPH02228087A (ja) | 半導体レーザ素子 | |
| JPH0745902A (ja) | 半導体レーザおよびその製造方法 | |
| JP2502835B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH03104292A (ja) | 半導体レーザ | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH09214058A (ja) | 半導体レーザ素子 | |
| JP2564343B2 (ja) | 半導体レーザ装置 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP3194616B2 (ja) | 半導体レーザ装置 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2875440B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2908124B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH03174793A (ja) | 半導体レーザ | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JP2001077466A (ja) | 半導体レーザ |