JPH0119265B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置製造における前処理工程、
即ち半導体素子形成前の基板処理工程に関する。

(3.1) 一般に半導体装置の特性不良に大きな影
響を与える要因に、製造プロセスによつて誘起
されるいわゆるプロセス誘起欠陥や有害不純物
がある。これらの欠陥や不純物はキヤリアのラ
イフタイムを低下せしめるのみでなく、不純物
拡散プロセスにおいてスパイク拡散等により素
子特性に重大な悪影響を与えている。

素子動作領域におけるこれらの欠陥発生を防
止するためや、有害不純物を除去するために、
ウエハの内部に故意に結晶欠陥を発生させ、
又、素子動作に係るウエハ表面近傍には欠陥の
ないデヌーデイドゾーン（Denuded Zone以下
D.Z.と称す）と呼ばれる領域を形成して、D.Z.
に混入する有害不純物等を内部結晶欠陥にゲツ
タリングせしめることにより素子動作に係る領
域を清浄化する、いわゆるイントリンシツクゲ
ツタリング法（Intrinsic Gettering以下IG法と
称す）が製造プロセスに取り入れられている。

IG効果をもつウエハとしては、有効なゲツ
タリングを可能とするためにD.Z.幅は必要最低
限とし、また内部結晶欠陥の密度はできる限り
大きく、10⁵／cm²以上であることが好ましい。

現在知られているD.Z.及び内部結晶欠陥形成
法について以下図面を参照して説明する。

(3.2) D.Z.及び内部結晶欠陥形成法の第一の方
法として段階的熱処理法がある。この方法は以
下に述べる如くウエハに三段階の熱処理を行な
う。

〔A〕 N₂雰囲気中において、ウエハに温度1100
℃、20時間程度の熱処理を施す。

本熱処理により第１図ａのウエハ断面図に
模式的に示す如く、ウエハの表面近傍に存在
する格子間酸素は外部へアウトデイフユージ
ヨンされる。同時にウエハ内部においてはウ
エハ形成状態（as−grown状態で存在してい
た内部結晶欠陥核で消滅もしくは固溶し、図
中〇で示した内部結晶欠陥が僅に存在する。

〔B〕 次いで同じくN₂雰囲気中において700乃
至800℃の温度において40時間程度の熱処理
を施す。いわゆる低温アニールによる第１図
ｂのウエハ断面図に模式的に点で示す内部結
晶欠陥核の高密度形成プロセスであり、ウエ
ハ内部の格子間酸素が結晶欠陥核形式の要因
となつている。

〔C〕 更に同じくN₂雰囲気中において、温度
1050℃、20時間程度の熱処理を施す。

本熱処理により、第１図Ｃのウエハ断面図
に模式的に示す如く、前記〔Ｂ〕の熱処理に
より形成された内部結晶欠陥核をゲツタリン
グ効果を有する内部結晶欠陥に成長せしめ
る。

以上の〔Ａ〕、〔Ｂ〕及び〔Ｃ〕の三段階より
なる熱処理法は、高温かつ長時間に及ぶため
に、ウエハ表面に保護膜が充分に厚く形成され
ていたとしても、研磨等の表面処理が必要とな
るためにD.Z.幅の正確な制御が困難であり、
又、ウエハの反り又はゆがみ等をひき起こしか
ねない。

(3.3) 以上（3.2）において説明した段階的熱処
理法の前記問題点を解決するD.Z.及び内部結晶
欠陥形成法として、本発明者が特願昭56−
035024号により提案した連続的昇温熱処理法を
説明する。

本熱処理方法は以下に述べる方法〔A₁〕＋
〔Ｂ〕或いは〔A₂〕＋〔Ｂ〕により構成される。

〔A₁〕 格子間酸素濃度が1.5×10¹⁸／cm³より高い
シリコンウエハに対しては、５乃至14℃／
minの昇温速度で熱処理を施す。

〔A₂〕 格子間酸素濃度が1.5×10¹⁸／cm³以下のシ
リコンウエハに対しては、５℃／min以下
の昇温速度で熱処理を施す。

〔B〕 前記〔A₁〕或いは〔A₂〕の熱処理後、14
℃／min、以下の昇温速度で１回以上熱処理
を施す。

第２図ａ乃至ｃは本熱処理法による内部結晶
欠陥乃至欠陥核のサイズ対密度分布の変化を示
す図である。図において、縦軸は内部結晶欠陥
乃至欠陥核のサイズを示し、破線は昇温熱処
理開始温度で消滅してしまう臨界サイズ、破線
は後の半導体装置製造工程で使用する最高温
度での内部結晶欠陥消滅臨界サイズを示す。ま
た横軸は内部結晶欠陥乃至欠陥核の密度を示
す。

第２図ａは本熱処理開始前の、即ちウエハ形
成状態を示す。この状態においては、ウエハ内
部に各種の大きさの内部結晶欠陥乃至欠陥核が
存在するが、格子間酸素が多いほどそのサイズ
及び密度が大きい方に分布する。しかし、通常
のCZ法（Czochralski method）によるシリコ
ンウエハでは、全ての結晶欠陥が破線以下の
サイズである。

第２図ｂは昇温熱処理〔A₁〕或いは〔A₂〕
後の状態を示す。この状態においては、大部分
の結晶欠陥核は結晶欠陥に成長し、結晶欠陥サ
イズの分布は図中上方へと移動して、一部は破
線に示す臨界サイズをも越える。他方第２図
ａに示すウエハ形成状態において存在した、破
線に示す昇温開始温度に対する臨界サイズよ
り小さい一部の結晶欠陥核は消滅もしくは固溶
する。

本昇温熱処理により形成される内部結晶欠陥
の密度は格子間酸素濃度及び昇温速度により支
配される。即ち格子間酸素濃度が高く、或いは
昇温速度が低いとき内部結晶欠陥の密度が高く
なる。

他方、D.Z.の幅については、昇温速度が低
く、或いは最高到達温度が低いときにD.Z.幅が
薄くなる。

所要の内部結晶欠陥密度及びD.Z幅を得るに
は前記要因の組合せを選択する必要があり、本
昇温熱処理法においては前記の如く方法〔A₁〕
或いは〔A₂〕を選択している。

第２図ｃは前記昇温熱処理〔A₁〕或いは
〔A₂〕に次いで、前記昇温熱処理〔Ｂ〕を１回
以上施した後の状態を示す。

この状態においては形成された内部結晶欠陥
がすべて破線で示される、後のウエハプロセ
スで使用する最高温度での結晶欠陥消滅臨界サ
イズを越えて大きくなつている。

この昇温熱処理〔Ｂ〕は内部結晶欠陥サイズ
の成長を目的とするものであつて、D.Z.につい
ては前記昇温熱処理〔A₁〕或いは〔A₂〕によ
り形成された幅を変化せしめない昇温速度或い
は最高到達温度が設定される。

以上説明した昇温熱処理法により、IG法に
必要とされる内部結晶欠陥の成長時間が大幅に
短縮され、同時にIG効果の効率を高める薄い
D.Z.を制御性よく形成することが可能となつ
た。

(3.4) しかしながら（3.3）で説明した如く内部
結晶欠陥密度とD.Z.の幅との双方が昇温速度と
密接な相関関係をもつために、内部結晶欠陥密
度とD.Z.の幅との双方の要求を制御性よく満足
するためには、以下に説明する本発明者が特願
昭56−035023号により提案した方法を適用する
ことが好ましい場合がある。

本熱処理方法は以下に述べる方法〔Ａ〕＋
〔Ｂ〕により構成される。

〔A〕 シリコンウエハに温度950℃以上の熱処
理を10分間以上施す。

〔B〕 前記〔Ａ〕の熱処理後、14℃／min以下
の昇温速度で１回以上の熱処理を施す。なお
特に薄いD.Z.を得るためには、少くともその
第一回目の昇温速度を５℃／min以下とする
ことが望ましい。

本方法の第一の熱処理〔Ａ〕は、ウエハ表面
近傍の結晶欠陥核の消滅及び欠陥核形成の要因
となる格子間酸素のアウトデイフユージヨンを
行うものである。

また昇温熱処理〔Ｂ〕は前記（3.3）の昇温
熱処理と同一の思想に基づく方法であるが熱処
理〔Ａ〕を前置することにより、昇温速度を遅
くしても素子動作に係る表面近傍にまで結晶欠
陥乃至欠陥核が形成されることがなく、内部結
晶欠陥密度とD.Z.幅とを制御することが可能と
なる。

(3.5) 以上の（3.3）及び（3.4）において説明し
た昇温熱処理法は、第一回目の昇温熱処理、す
なわち（3.3）の〔A₁〕或いは〔A₂〕又は
（3.4）の〔Ｂ〕において内部結晶欠陥の密度及
びD.Z.の幅を実質的に決定し、第二回目以降の
昇温熱処理によつて内部結晶欠陥を特定の臨界
サイズを越える大きさまで成長せしめることに
より、ウエハにIG効果を与えるものである。

しかしながら、半導体装置製造工程において
前記のウエハは更に幾度かの高温熱処理を受け
るのが通常である。これらの半導体装置製造工
程中の高温熱処理は、前記（3.2）〔Ｃ〕の効果
と同様に、内部結晶欠陥を成長せしめる効果を
有する。またウエハ内に既に成長した内部結晶
欠陥を有する場合には、これによつて生ずる応
力によつて半導体装置製造工程中の高温熱処理
の際に、ウエハに転位（スリツプラインと称す
る）が発生して、形成された半導体装置の特性
或いは寿命等に障害を及ぼす。

従つてIG効果を必要かつ充分に具備し、更
に形成された半導体装置に障害を及ぼすスリツ
プラインの発生を排除するために、半導体装置
完成時におけるD.Z、及び内部結晶欠陥の目標
となる状態が半導体装置製造工程中に完成され
るように、ウエハ前処理工程では、予め半導体
装置製造工程中の熱処理の影響を考慮して内部
結晶欠陥或いは欠陥核の状態を形成する必要が
ある。

(3.6) 本発明は、半導体装置完成時においてD.
Z.及び内部結晶欠陥の目標とする状態を完成す
るウエハ前処理方法を得ることを目的とする。

本発明の前記目的は、シリコンウエハに対し
て、５℃／min、以下の昇温速度で最高到達温
度950℃以下の熱処理を含む前熱処理を施すこ
とによつて達成されるが、その熱処理時間等を (a) ウエハ前処理工程後の半導体装置製造工程
における熱処理効果。

(b) シリコンウエハの格子間酸業濃度の初期
値。

(c) 半導体装置完成後において内部結晶欠陥の
密度及びサイズの最適値を与える格子間酸素
濃度のウエハ前処理及び半導体装置製造工程
中の減少量〔格子間酸素濃度の初期値と半導
体装置完成後の値との差〕。

の三条件に基づいて決定し、半導体装置製造工
程開始時点における最適値の密度及びサイズの
内部結晶欠陥乃至欠陥核を形成する。

(3.7) 実施例に先立つて、第３図乃至第５図を
参照して実験結果の一例について説明する。

第３図は内部結晶欠陥乃至欠陥核形成のため
のウエハ前熱処理の実験過程の一例を示す図で
あつて、 〔A〕 窒素雰囲気中において、ウエハを温度
650℃に４時間置く。

〔B〕 ２℃／min、の昇温速度にて、最高到達
温度Ｔ℃まで温度を上昇する。

〔C〕 最高到達温度Ｔ℃に３時間置く。

を継続して実施する。初期格子間酸素濃度
〔Oi〕＝1.8×10¹⁸／cm³のウエハについて第３図
の前熱処理を実施後MOSFETを形成し、ウエ
ハ前熱処理後及びMOSFET完成後の格子間酸
素濃度を測定した結果を第４図に示す。第４図
において、横軸は最高到達温度Ｔ（℃）、縦軸は
格子間酸素濃度の初期値に対する減少量△
〔Oi〕（×10¹⁷／cm³）を示し、曲線Ａは第３図の
ウエハ前熱処理後、曲線ＢはMOSFET完成後
を示す。

本実験例の如く半導体装置製造熱処理工程の
累計が比較的長い場合には、半導体装置完成後
における格子間酸素濃度減少量△〔Oi〕につ
いては、第４図の曲線Ｂの如くウエハ前熱処理
の最高到達温度Ｔが1000℃或いは1100℃の高温
域にある場合と、低温域特に900℃程度にある
場合とで殆んど差がない。

これに対してウエハ前熱処理後における△
〔Oi〕については、第４図の曲線Ａの如くウエ
ハ前処理の最高到達温度Ｔが950℃附近を境界
として低温域にある場合には高温域にある場合
に比較して極めて小さい。前記の格子間酸素濃
度の減少量△〔Oi〕は当該酸素が結晶欠陥部
分に移動することによつて生じたもので、内部
結晶欠陥の成長を意味する。

本実験例における内部結晶欠陥乃至欠陥核の
サイズ対密度分布の変化を第５図ａ乃至ｅに図
示する。ただし、最高到達温度Ｔが前記の低温
域にあるときを実線、高温域にあるときを破線
によつて示し、ａはウエハ前熱処理前、ｂは前
記〔Ａ〕終了後、ｃは前記〔Ｃ〕終了後、ｄは
半導体装置製造工程中の一例、ｅは半導体装置
完成後の状態を示す。

更に図中の横軸に平行は破線は夫々下記各温
度に対する内部結晶欠陥乃至欠陥核の消滅臨界
サイズを示し、はウエハ前処理開始温度、
は半導体装置製造工程の最初の熱処理温度に対
応する。

最初は第５図ａの状態にあつたウエハに前記
熱処理〔Ａ〕を実施することにより、ｂに示す
如く欠陥核が形成される。更に前記昇温熱処理
〔Ｂ〕によつて欠陥核が成長し、定温熱処理
〔Ｃ〕終了後において臨界サイズを超える。

最高到達温度が低温域にある場合には、〔Ｂ〕
＋〔Ｃ〕による成長後においても未だ欠陥核の
段階にあり、格子間酸素の減少は僅少である。
これに対し、最高到達温度Ｔが高温域に達した
場合には欠陥核の域を脱し、欠陥にまで成長
し、格子間酸素の減少は大きい。

ウエハ前熱処理の最高到達温度Ｔが低温域に
止まつたウエハについては、半導体装置製造工
程中に最高到達温度Ｔを越える温度による熱処
理により、欠陥核は次第に成長して欠陥の段階
に到達して格子間酸素濃度は減少する。

これに対して、ウエハ前熱処理の最高到達温
度Ｔが高温域に達したウエハについては、半導
体装置製造工程中の熱処理によつては、既に形
成されている内部結晶欠陥はさほど成長せず、
この間における格子間酸素濃度の減少は僅少で
ある。

本実験例の如く、半導体装置製造熱処理工程
の累計が長い場合には、半導体装置完成後にお
いては、ウエハ前熱処理の最高到達温度Ｔが低
温域に止まつたウエハにおいても、内部結晶欠
陥は充分なIG効果を得るまでに成長する。こ
れに対し、ウエハ前熱処理が高温域に達したウ
エハについては（3.5）で述べた障害の危険性
が大きい。

(3.8) 以下に本発明を実施例により図面を参照
して具体的に説明する。

第６図は本発明の実施例の時間と温度との関
係を示す。

〔A〕 シリコンウエハに例えば温度1100℃で60
分間の熱処理を施す。

この高温熱処理により、ウエハの表面近傍の
欠陥核は消滅もしくは固溶する。同時に該表面
近傍に存在する欠陥核形成の要因となる格子間
酸素をアウトデイフユージヨンする。

ここで、該熱処理の温度としては、950℃以
上でなければウエハ表面近傍を充分に清浄化す
ることは困難である。また、1300℃以上とする
ことはウエハに与える熱の影響が過大となり望
ましくない。熱処理時間としては、10分間以上
でなければこの熱処理の効果が充分に得られ
ず、60分間程度も行なえば充分である。

更に、ウエハ表面保護のため、表面に二酸化
シリコン（SiO₂）等の保護膜を形成した上で
前記熱処理を開始することが望ましいが、この
高温熱処理の雰囲気を酸化性のものとし、ウエ
ハ表面にSiO₂膜を形成することも可能である。

前記〔Ａ〕の高温熱処理終了後、第６図中に
ａで示す如く、一且例えば650℃にまで温度を
低下せしめる。本降温処理は本発明の効果に大
きな影響を与えることがないため、ウエハを炉
から取り出して冷却を行なつても差支えない。

続いて本発明の特徴とする定温熱処理〔Ｂ〕
及び昇温熱処理〔Ｃ〕を実施する。

〔B〕 シリコンウエハに例えば温度650℃で後に
説明する方法により求められる時間の行温熱
処理を施す。

〔C〕 シリコンウエハに昇温速度例えば２℃／
min、で最高到達温度例えば900℃までの昇
温熱処理を施す。

前記熱処理時間の決定を第７図を参照して説
明する。

第７図は横軸をシリコンウエハの格子間酸素
濃度の初期値〔Oi〕ｏ縦軸を前記熱処理〔Ｂ〕
の時間t_Bと前記熱処理〔Ｃ〕の時間t_Cとの合計
時間ｔとする。

半導体装置完成後において内部結晶欠陥の密
度及びサイズの最適値を与える格子間酸素濃度
の減少量△〔Oi〕 △〔Oi〕＝〔Oi〕ｏ−〔Oi〕ｆ 但し、 〔Oi〕ｏ：格子間酸素濃度の前記初期値 〔Oi〕ｆ 格子間酸素濃度の半導体装置完成
後の値 の例として、1.1×10¹⁸／cm³、0.75×10¹⁸／cm³及
び0.2×10¹⁸／cm³をとり、半導体装置製造工程
中の熱処理の効果を換算した熱処理温度及び時
間1050℃、１時間を実線、1050℃、２時間を一
点鎖線、1050℃３時間を破線により例示したも
のである。

今、与えられたウエハの格子間酸素濃度の初
期値〔Oi〕ｏが1.7×10¹⁸／cm³であり、格子間
酸素濃度の減少量の最適値が0.75×10¹⁸／cm³で
あつて、半導体装置製造工程中の熱処理の換算
値が1050℃、１時間であるとき、第７図により
ｔ＝５時間40分が得られる。

しかるに昇温熱処理〔Ｃ〕の時間t_cは、本実
施例においては t_c＝（900−650）÷２＝２時間５分 であるために、定温熱処理〔Ｂ〕の時間t_Bは t_B＝ｔ−t_c＝３時間35分 が最適値となる。

定温熱処理〔Ｂ〕以後は、先に（3.7）にお
いて説明した実験例の最高到達温度が950℃以
下の低温域にある場合に相当し、前述の如く、
定温熱処理〔Ｂ〕によつて欠陥核が形成され
る。本定温熱処理〔Ｂ〕により前記効果が得ら
れる温度として550℃乃至750℃程度が適当であ
る。

昇温熱処理〔Ｃ〕は定温熱処理〔Ｂ〕により
形成された欠陥核のサイズを成長せしめること
を主目的とするが、同時に、欠陥核密度の増大
も行なわれ、この欠陥核密度の増大は昇温速度
が５℃／min、以下のときに顕著である。前述
の如く、第７図により求めた時間ｔに対しt_c＝
ｔを選択して、定温熱処理〔Ｂ〕を省略しても
同等の密度及びサイズの欠陥核が形成される。

内部結晶欠陥核の密度を充分に大きくするた
めに、前記の如く昇温熱処理〔Ｃ〕の昇速度を
５℃／min、以下とし、かつ欠陥核サイズの過
大な成長を防止するために前述の如く最高到達
温度を950℃以下とするが、この条件は、後に
説明するD.Z.の幅の制御のためにも適してい
る。

前記昇温熱処理〔Ｃ〕終了後の欠陥核サイズ
が半導体装置製造工程、特にその最初の熱処理
温度における臨界サイズ以上に成長していない
ときには、前記昇温熱処理〔Ｃ〕に続いて定温
熱処理〔Ｄ〕を施すことが必要となる。

〔D〕 シリコンウエハを〔Ｃ〕の最高到達温度
に例えば３時間置く。

本定温熱処理〔Ｄ〕は必要に応じて実施さ
れ、半導体装置製造工程に即して時間が決定
される。

内部結晶欠陥乃至欠陥核の密度及びサイズ形
成のための本発明によるウエハ前熱処理は以上
にて終了する。

他方、前記熱処理によつて、D.Z.も形成され
る。D.Z.の幅を決定する要因としては、前記定
温熱処理〔Ａ〕及び〔Ｂ〕の温度及び時間、並
びに前記星温熱処理〔Ｃ〕の昇温速度及び最高
到達温度があり、〔Ａ〕の温度、〔Ｃ〕の最高到
達温度が高く、〔Ａ〕の時間が長く〔Ｃ〕の昇
温速度が速いときにD.Z.の幅は広くなる。

前記実施例については、定温熱処理〔Ａ〕に
よつて支配され、D.Z.の幅は約10μｍを得てい
る。

本実施例のシリコンウエハを用いて予定した
半導体装置を製造した結果、充分なIG効果を
具備し、かつ、スリツプラインの発生等による
障害が排除されていることが確認された。

(3.9) 以上、実施例からも明らかな如く、本発
明によるウエハ前熱処理は、ウエハの格子間酸
素濃度の初期値の高低、半導体装置製造工程に
おける熱処理温度の高低、その時間の長短、更
に完成された半導体装置について要求される
IG効果の大小にかかわらず統一された方法に
よつて処理することを可能とするものである。

(3.10) 本発明は、以上説明した如く、シリコン
ウエハに対して５℃／min以下の昇温速度で、
最高到達温度950℃以下の熱処理を含む前熱処
理を施すことによつて、半導体装置完成後に必
要かつ充分なIG効果を得、かつ、内部結晶欠
陥の過度の成長による障害の発生を排除するも
のであつて、半導体装置の特性の向上及び障害
の排除に大きい効果を有する。

【図面の簡単な説明】

第１図ａ乃至ｃは従来技術によるD.Z.及び内部
結晶欠陥成長を示すウエハの模式断面図、第２図
ａ乃至ｃは従来技術による内部結晶欠陥サイズ及
び密度の成長を示す図、第３図は実験例の温度と
時間との関係を示す図、第４図は実験例の格子間
酸素濃度減少量を示す図、第５図は実験例の内部
結晶欠陥サイズ及び密度の成長を示す図、第６図
は本発明の実施例の温度と時間との関係を示す
図、第７図は熱処理時間を求める図表の例であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 半導体装置の製造に用いるシリコン基板の前
   処理工程において、 950℃乃至1300℃の第１の温度での定温加熱で
   少なくとも10分間以上通常は60分間程度の熱処理
   Ａを行い、 熱処理Ａから550℃乃至750℃程度の第２の温度
   に冷却した後、 第２の温度での定温加熱で時間tBの熱処理Ｂ
   と、それに引続き950℃以下の第３の温度まで５
   ℃／min以下の昇温速度で到達させる昇温加熱で
   時間tCを要する熱処理Ｃとを組み合わせて行い、
   その際、基板の初期における格子間酸素濃度に対
   し、半導体装置の完成に至るまでの格子間酸素濃
   度減少量と、半導体装置の製造中における熱処理
   効果の換算熱処理条件とをパラメータにして定ま
   る曲線から、時間tB＋時間tCである時間ｔを求
   めて、時間ｔから時間tCを減じた時間を時間tB
   となし、 熱処理Ｃの後の内部結晶欠陥サイズが、半導体
   装置の製造中における初期の熱処理温度での結晶
   欠陥消滅臨界サイズより小さい場合には、第３の
   温度での定温加熱で、該欠陥サイズが該臨界サイ
   ズ以上に成長するのに要する時間の熱処理Ｄを熱
   処理Ｃの後に付加して、 基板内部に結晶欠陥を形成する工程を有するこ
   とを特徴とする半導体装置の製造方法。