JPH01194537A - 時分割多重伝送装置の同期方式 - Google Patents
時分割多重伝送装置の同期方式Info
- Publication number
- JPH01194537A JPH01194537A JP63018254A JP1825488A JPH01194537A JP H01194537 A JPH01194537 A JP H01194537A JP 63018254 A JP63018254 A JP 63018254A JP 1825488 A JP1825488 A JP 1825488A JP H01194537 A JPH01194537 A JP H01194537A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- crv
- synchronization
- time division
- rule violation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、例えばPCM時分割多重伝送装置内の多重分
解装置と終端装置との間の同期をとる方式に関する。
解装置と終端装置との間の同期をとる方式に関する。
(従来の技術)
近年、例えば電話やデータの局間通信用としてPCM時
分割多重伝送装置が使用されている。
分割多重伝送装置が使用されている。
第3図はその構成の一例を示すもので、この装置は複数
の端末装置1が各々低速回線2を介して接続される複数
の端末インタフェース3と、これらの端末インタフェー
ス3から導入した各送信信号を時分割多重化するととも
に高速デジタル回線4を経て到来した受信時分割多重信
号を分解する多重分解装置5と、上記高速デジタル回線
4に対し時分割多重信号の送受を行なう終端装置6と、
上記多重分解装置5および終端装置6に対し同期用クロ
ックを供給する網同期装置7とから構成される。尚、上
記時分割多重信号のフレーム構成としては、伝送速度が
例えば8.192Mbpsの場合、第4図(a)、(b
)に示す如<128チヤネルのPCM信号を時分側条m
化してこれを1フレーム(125μs)とし、このよう
な8個のフレームをさらに時分割多重化してこれを1マ
ルチフレームとしたものが採用される。
の端末装置1が各々低速回線2を介して接続される複数
の端末インタフェース3と、これらの端末インタフェー
ス3から導入した各送信信号を時分割多重化するととも
に高速デジタル回線4を経て到来した受信時分割多重信
号を分解する多重分解装置5と、上記高速デジタル回線
4に対し時分割多重信号の送受を行なう終端装置6と、
上記多重分解装置5および終端装置6に対し同期用クロ
ックを供給する網同期装置7とから構成される。尚、上
記時分割多重信号のフレーム構成としては、伝送速度が
例えば8.192Mbpsの場合、第4図(a)、(b
)に示す如<128チヤネルのPCM信号を時分側条m
化してこれを1フレーム(125μs)とし、このよう
な8個のフレームをさらに時分割多重化してこれを1マ
ルチフレームとしたものが採用される。
ところで、この種の装置は多重分解装置5と終端装置6
との間で同期をとる必要があり、この同期を従来は次の
ように行なっている。すなわち、多重分解装置5および
終端装置6において、時分割多重信号のフレーム同期位
置、例えば各フレームの第1チヤネルCHIの第1ビツ
ト目に符号側違反CRVを発生させるとともに、これら
のフレーム同期位置のうちマルチフレーム同期位置、例
えば第1フレームの第1ビツト目ではCRVの発生を禁
止させたのち、終端装置6および多重分解装置5へ出力
する。そして、これら多重分解装置5および終端装置6
から上記時分割多重信号が到来した場合に、この信号の
CRVを検出してその検出位置でフレーム同期の引込み
を行ない、かっこのフレーム同期の引込み後CRVの発
生禁止位置を検出してこの位置でマルチフレーム同期の
引込みを行なう。したがって、多重分解装置5と終端装
置6との間では、送信系および受信系とも確実にフーム
同期およびマルチフレーム同期をとることができる。
との間で同期をとる必要があり、この同期を従来は次の
ように行なっている。すなわち、多重分解装置5および
終端装置6において、時分割多重信号のフレーム同期位
置、例えば各フレームの第1チヤネルCHIの第1ビツ
ト目に符号側違反CRVを発生させるとともに、これら
のフレーム同期位置のうちマルチフレーム同期位置、例
えば第1フレームの第1ビツト目ではCRVの発生を禁
止させたのち、終端装置6および多重分解装置5へ出力
する。そして、これら多重分解装置5および終端装置6
から上記時分割多重信号が到来した場合に、この信号の
CRVを検出してその検出位置でフレーム同期の引込み
を行ない、かっこのフレーム同期の引込み後CRVの発
生禁止位置を検出してこの位置でマルチフレーム同期の
引込みを行なう。したがって、多重分解装置5と終端装
置6との間では、送信系および受信系とも確実にフーム
同期およびマルチフレーム同期をとることができる。
ところが、このような従来の同期方式は、マルチフレー
ムの同期引込みを第1フレームの先頭ビット位置におけ
るCRV無しを検出するごとにより行なっているため、
マルチフレーム同期の引込みに最大1マルチフレ一ム分
の時間が必要となり、この結果1マルチフレーム中のフ
レーム数によっては同期引込み時間が極めて長くなる問
題があった。
ムの同期引込みを第1フレームの先頭ビット位置におけ
るCRV無しを検出するごとにより行なっているため、
マルチフレーム同期の引込みに最大1マルチフレ一ム分
の時間が必要となり、この結果1マルチフレーム中のフ
レーム数によっては同期引込み時間が極めて長くなる問
題があった。
(発明が解決しようとする課題)
以上のように従来の方式は、マルチフレーム同期の最大
引込み時間が長いという問題点を有するもので、本発明
はこの点に着目し、マルチフレーム同期の最大引込み時
間を短縮し得る時分割多重伝送装置の同期方式を提供し
ようとするものである。
引込み時間が長いという問題点を有するもので、本発明
はこの点に着目し、マルチフレーム同期の最大引込み時
間を短縮し得る時分割多重伝送装置の同期方式を提供し
ようとするものである。
[発明の構成コ
(課題を解決するための手段)
本発明は、1マルチフレームを構成する際に、各フレー
ム毎にそのフレーム同期位置にそれぞれ第1の符号則違
反を発生させるとともに、上記各フレームのうち少なく
とも2フレームで上記第1の符号則違反の発生位置から
数えてフレーム番号に相当するビット目に第2の符号則
違反を発生させ、かつ以上のように構成された時分割多
重信号を受信した際に、上記第1の符号則違反を検出し
てこの検出位置に同期してフレーム同期を確立するとと
もに、上記第1の符号則違反の検出後上記第2の符号則
違反が検出されるまでのビット数から当該フレームのフ
レーム番号を判定してマルチフレーム同期を確立するよ
うにしたものである。
ム毎にそのフレーム同期位置にそれぞれ第1の符号則違
反を発生させるとともに、上記各フレームのうち少なく
とも2フレームで上記第1の符号則違反の発生位置から
数えてフレーム番号に相当するビット目に第2の符号則
違反を発生させ、かつ以上のように構成された時分割多
重信号を受信した際に、上記第1の符号則違反を検出し
てこの検出位置に同期してフレーム同期を確立するとと
もに、上記第1の符号則違反の検出後上記第2の符号則
違反が検出されるまでのビット数から当該フレームのフ
レーム番号を判定してマルチフレーム同期を確立するよ
うにしたものである。
(作用)
この結果、マルチフレーム同期の引込みを第2の符号則
違反が付加されたフレームの受信時点で行なえるので、
1マルチフレーム中の少なくとも2つのフレームにおい
てマルチフレーム同期をとることが可能となる。したが
って、最大エマルチフレーム分必要だったマルチフレー
ム同期の引込み時間を少なくとも1フレ一ム分短縮する
ことができ、これによりマルチフレームの最大引込み時
間を短縮することができる。
違反が付加されたフレームの受信時点で行なえるので、
1マルチフレーム中の少なくとも2つのフレームにおい
てマルチフレーム同期をとることが可能となる。したが
って、最大エマルチフレーム分必要だったマルチフレー
ム同期の引込み時間を少なくとも1フレ一ム分短縮する
ことができ、これによりマルチフレームの最大引込み時
間を短縮することができる。
(実施例)
次に、本発明の一実施例における同期方式を説明する。
尚、本実施例では前記第3図に示した時分割多重伝送装
置において、第4図に示すフレーム構成で時分割多重信
号の伝送を行なう場合を例にとって説明を行なう。
置において、第4図に示すフレーム構成で時分割多重信
号の伝送を行なう場合を例にとって説明を行なう。
多重分解装置5および終端装置6は、それぞれ時分割多
重信号に符号則違反CRVを発生させるCRV発生回路
と、上記CRVの発生位置を検出して同期引込みを行な
う同期回路とを備えている。
重信号に符号則違反CRVを発生させるCRV発生回路
と、上記CRVの発生位置を検出して同期引込みを行な
う同期回路とを備えている。
このうち先ずCRV発生回路は、第1図に示す如く各マ
ルチフレーム毎にその各フレームの第1チャネルCHI
の先頭ビットにCRVを発生させ、かつ各フレーム毎に
上記CRVの発生位置から数えてフレーム番号に相当す
るビット目にCRVを発生させる。例えば、第1フレー
ムであればその先頭ビットと次のビットにそれぞれCR
Vを発生させ、また第2フレームであれば先頭ビットと
この先頭ビットから数えて2ビツト目にそれぞれCRV
を発生させる。尚、第8フレームについてはその先頭ビ
ットとこの先頭ビットから数えて8ビツト目に当たる第
2チヤネルCH2の先頭ビットにそれぞれCRVを発生
させる。
ルチフレーム毎にその各フレームの第1チャネルCHI
の先頭ビットにCRVを発生させ、かつ各フレーム毎に
上記CRVの発生位置から数えてフレーム番号に相当す
るビット目にCRVを発生させる。例えば、第1フレー
ムであればその先頭ビットと次のビットにそれぞれCR
Vを発生させ、また第2フレームであれば先頭ビットと
この先頭ビットから数えて2ビツト目にそれぞれCRV
を発生させる。尚、第8フレームについてはその先頭ビ
ットとこの先頭ビットから数えて8ビツト目に当たる第
2チヤネルCH2の先頭ビットにそれぞれCRVを発生
させる。
一方同期回路は、第2図に示す如く多重分解装置5また
は終端装置6から到来した時分割多重信号RDからCR
Vを検出してその時点で検出パルスDPを出力するCR
V検出回路11と、フレームカウンタ12と、CRvカ
ウント回路13と、マルチフレームカウンタ14とから
構成される。
は終端装置6から到来した時分割多重信号RDからCR
Vを検出してその時点で検出パルスDPを出力するCR
V検出回路11と、フレームカウンタ12と、CRvカ
ウント回路13と、マルチフレームカウンタ14とから
構成される。
フレームカウンタ12は、同期引込み開始後上記CRV
検出回路11から最初に出力された検出パルスDPIに
よりリセットされ、以後1フレ一ム周期毎に上記CRV
検出回路11から出力される検出パルスDPをカウント
する。CRVカウント回路13は、上記CRV検出回路
11から最初に検出パルスDPIが出力された時点でビ
ットクロックのカウントを開始し、CRV検出回路11
から次の検出パルスDPが出力された時点でカウントを
停止してこの時のカウント値をフレーム番号値としてマ
ルチフレームカウンタ14に供給する。
検出回路11から最初に出力された検出パルスDPIに
よりリセットされ、以後1フレ一ム周期毎に上記CRV
検出回路11から出力される検出パルスDPをカウント
する。CRVカウント回路13は、上記CRV検出回路
11から最初に検出パルスDPIが出力された時点でビ
ットクロックのカウントを開始し、CRV検出回路11
から次の検出パルスDPが出力された時点でカウントを
停止してこの時のカウント値をフレーム番号値としてマ
ルチフレームカウンタ14に供給する。
マルチフレームカウンタ14は、上記CRVカウント回
路13からカウント値が供給されたときにこのカウント
値にマルチフレームのカウント値をセットし、以後この
カウント値をフレームカウンタ12からカウントパルス
が発生される毎にインクリメントする。
路13からカウント値が供給されたときにこのカウント
値にマルチフレームのカウント値をセットし、以後この
カウント値をフレームカウンタ12からカウントパルス
が発生される毎にインクリメントする。
このような構成であるから、多重分解装置5および終端
装置6は、それぞれ終端装置6および多重分解装置5へ
時分割多重信号を出力する際に、CRV発生回路により
第1図に示す如く各フレームの先頭ビットに各々CRV
を発生させるとともに、これらの先頭ビットから数えて
そのフレーム番号に相当するビット目にCRVを発生さ
せる。
装置6は、それぞれ終端装置6および多重分解装置5へ
時分割多重信号を出力する際に、CRV発生回路により
第1図に示す如く各フレームの先頭ビットに各々CRV
を発生させるとともに、これらの先頭ビットから数えて
そのフレーム番号に相当するビット目にCRVを発生さ
せる。
また多重分解装置5および終端装置6は、同期引込み時
に終端装置6および多重分解装置5から到来する時分割
多重信号から、CRV検出回路11で上記時分割多重信
号に付加されているCRVの検出を行ない、最初のCR
Vが検出されるとこの時点でフレームカウンタ12をリ
セットしてフレーム同期を引込む。また、上記最初のC
RVが検出された時点からCRVカウント回路14でピ
ットクロックのカウントを開始し、次のCRVが検出さ
れた時点でカウントを停止してこのときのカウント値を
フレーム番号値としてマルチフレームカウンタ14供給
する。そして、このマルチフレームカウンタ14の初期
値を上記フレーム番号値にセットする。かくしてこの時
点でマルチフレーム同期がとられる。
に終端装置6および多重分解装置5から到来する時分割
多重信号から、CRV検出回路11で上記時分割多重信
号に付加されているCRVの検出を行ない、最初のCR
Vが検出されるとこの時点でフレームカウンタ12をリ
セットしてフレーム同期を引込む。また、上記最初のC
RVが検出された時点からCRVカウント回路14でピ
ットクロックのカウントを開始し、次のCRVが検出さ
れた時点でカウントを停止してこのときのカウント値を
フレーム番号値としてマルチフレームカウンタ14供給
する。そして、このマルチフレームカウンタ14の初期
値を上記フレーム番号値にセットする。かくしてこの時
点でマルチフレーム同期がとられる。
したがって、本実施例の同期方式であれば、多重分解装
置5および終端装置6は受信した時分割多重信号の各フ
レームで各々マルチフレーム同期をとることができ、こ
の結果マルチフレーム同期の引込み時間を1フレ一ム周
期以内に短縮することができる。
置5および終端装置6は受信した時分割多重信号の各フ
レームで各々マルチフレーム同期をとることができ、こ
の結果マルチフレーム同期の引込み時間を1フレ一ム周
期以内に短縮することができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では1マルチフレーム中の全てのフレ
ームにマルチフレーム同期用のCRVを発生させるよう
にしたが、奇数フレームまたは偶数フレームのみ発生さ
せるようにしてもよく、さらには第1フレームと第5フ
レームのみに発生させるようにしてもよい。要するにマ
ルチフレーム同期用のCRVは1マルチフレーム中の各
フレームのうち少なくとも2フレームに発生させるよう
にすればよい。また、上記実施例ではマルチフレーム同
期用のCRVを先頭ビットから数えてフレーム番号口の
ビットとしたが、第1フレームは先頭ビットのフレーム
同期用のCRVと兼用し、第2フレーム以降は第1チヤ
ネルCHIの2ビツト目、3ビツト目、・・・・・・の
ように設定してもよい。その他、フレーム同期用および
マルチフレーム同期用のCRVの発生位置や同期回路の
構成、1マルチフレームのフレーム数等についても、本
発明の要旨を逸脱しない範囲で種々変形して実施できる
。
えば、上記実施例では1マルチフレーム中の全てのフレ
ームにマルチフレーム同期用のCRVを発生させるよう
にしたが、奇数フレームまたは偶数フレームのみ発生さ
せるようにしてもよく、さらには第1フレームと第5フ
レームのみに発生させるようにしてもよい。要するにマ
ルチフレーム同期用のCRVは1マルチフレーム中の各
フレームのうち少なくとも2フレームに発生させるよう
にすればよい。また、上記実施例ではマルチフレーム同
期用のCRVを先頭ビットから数えてフレーム番号口の
ビットとしたが、第1フレームは先頭ビットのフレーム
同期用のCRVと兼用し、第2フレーム以降は第1チヤ
ネルCHIの2ビツト目、3ビツト目、・・・・・・の
ように設定してもよい。その他、フレーム同期用および
マルチフレーム同期用のCRVの発生位置や同期回路の
構成、1マルチフレームのフレーム数等についても、本
発明の要旨を逸脱しない範囲で種々変形して実施できる
。
[発明の効果]
以上詳述したように本発明によれば、1マルチフレーム
を構成する際に、各フレーム毎にそのフレーム同期位置
にそれぞれ第1の符号則違反を発生させるとともに、上
記各フレームのうち少なくとも2フレームで上記第1の
符号則違反の発生位置から数えてフレーム番号に相当す
るビット目に第2の符号則違反を発生させ、かつ以上の
ように構成された時分割多重信号を受信した際に、上記
第1の符号則違反を検出してこの検出位置に同期してフ
レーム同期を確立するとともに、上記第1の符号則違反
の検出後上記第2の符号則違反が検出されるまでのビッ
ト数から当該フレームのフレーム番号を判定してマルチ
フレーム同期を確立するようにしたことによって、マル
チフレーム同期の最大引込み時間を短縮し得る時分割多
重伝送装置の同期方式を提供することができる。
を構成する際に、各フレーム毎にそのフレーム同期位置
にそれぞれ第1の符号則違反を発生させるとともに、上
記各フレームのうち少なくとも2フレームで上記第1の
符号則違反の発生位置から数えてフレーム番号に相当す
るビット目に第2の符号則違反を発生させ、かつ以上の
ように構成された時分割多重信号を受信した際に、上記
第1の符号則違反を検出してこの検出位置に同期してフ
レーム同期を確立するとともに、上記第1の符号則違反
の検出後上記第2の符号則違反が検出されるまでのビッ
ト数から当該フレームのフレーム番号を判定してマルチ
フレーム同期を確立するようにしたことによって、マル
チフレーム同期の最大引込み時間を短縮し得る時分割多
重伝送装置の同期方式を提供することができる。
第1図は本発明の一実施例における同期方式のCRV発
生位置を示す模式図、第2図は同方式を適用した同期回
路の回路ブロック図、第3図は時分割多重伝送装置の構
成の一例を示す回路ブロック図、第4図は時分割多重信
号のフレーム構成を示す模式図である。 1・・・端末装置、2・・・低速回線、3・・・端末イ
ンタフェース、4・・・高速デジタル回線、5・・・多
重分解装置、6・・・終端装置、7・・・網同期装置、
11・・・CRV検出回路、12・・・フレームカウン
タ、13・・・CRVカウント回路、14・・・マルチ
フレームカウンタ。 出願人代理人 弁理士 鈴江武彦
生位置を示す模式図、第2図は同方式を適用した同期回
路の回路ブロック図、第3図は時分割多重伝送装置の構
成の一例を示す回路ブロック図、第4図は時分割多重信
号のフレーム構成を示す模式図である。 1・・・端末装置、2・・・低速回線、3・・・端末イ
ンタフェース、4・・・高速デジタル回線、5・・・多
重分解装置、6・・・終端装置、7・・・網同期装置、
11・・・CRV検出回路、12・・・フレームカウン
タ、13・・・CRVカウント回路、14・・・マルチ
フレームカウンタ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 端末から出力された送信信号を複数のチャネル毎に時分
割多重化してこれを1フレームとし、このような複数の
フレームをさらに時分割多重化して1マルチフレームを
構成して伝送する時分割多重伝送装置において、前記1
マルチフレームを構成する際に、各フレーム毎にそのフ
レーム同期位置にそれぞれ第1の符号則違反を発生させ
るとともに、前記各フレームのうち少なくとも2フレー
ムで前記第1の符号則違反の発生位置から数えてフレー
ム番号に相当するビット目に第2の符号則違反を発生さ
せ、かつ前記マルチフレーム構成の信号を受信した際に
、前記第1の符号則違反を検出してこの検出位置に同期
してフレーム同期を確立するとともに、前記第1の符号
則違反の検出後前記第2の符号則違反が検出されるまで
のビット数から当該フレームのフレーム番号を判定して
マルチフレーム同期を確立するようにしたことを特徴と
する時分割多重伝送装置の同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018254A JPH01194537A (ja) | 1988-01-28 | 1988-01-28 | 時分割多重伝送装置の同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018254A JPH01194537A (ja) | 1988-01-28 | 1988-01-28 | 時分割多重伝送装置の同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194537A true JPH01194537A (ja) | 1989-08-04 |
Family
ID=11966543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018254A Pending JPH01194537A (ja) | 1988-01-28 | 1988-01-28 | 時分割多重伝送装置の同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194537A (ja) |
-
1988
- 1988-01-28 JP JP63018254A patent/JPH01194537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1232693A (en) | Network multiplex structure | |
| US4860283A (en) | Data multiplex transmission system | |
| US4697263A (en) | Time slot arrangements for local area network systems | |
| CN1084988C (zh) | 电信系统中的附加比特信令 | |
| EP0450269B1 (en) | Phase locked loop arrangement | |
| JPS5812775B2 (ja) | トキブンカツタジユウホウシキ ノ タンマツ ニ オケル シンゴウタジユウカホウホウ オヨビ ソウチ | |
| USRE29215E (en) | Cross-office connecting scheme for interconnecting multiplexers and central office terminals | |
| US4631721A (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| US4595907A (en) | PCM data translating apparatus | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| EP0642238B1 (en) | Method and apparatus for correcting phase of frames in subsriber loop carrier system | |
| US4792949A (en) | Service channel circuit for multiplexed telecommunications transmission systems | |
| US4010325A (en) | Framing circuit for digital signals using evenly spaced alternating framing bits | |
| JPH01194537A (ja) | 時分割多重伝送装置の同期方式 | |
| US5506843A (en) | Subscriber group digital transmitter | |
| US5418788A (en) | Data link terminator | |
| JPH0425743B2 (ja) | ||
| JP3189057B2 (ja) | キャリアリレー信号伝送方法および装置 | |
| US5339308A (en) | Signal size judging apparatus | |
| KR0154564B1 (ko) | 광케이블텔레비젼망의 가입자 단말장치용 다중/역다중화장치 | |
| KR100201332B1 (ko) | 동기식 다중화장치에서 vc1 자국 루프백회로 | |
| KR100201331B1 (ko) | 동기식 다중화장치에서 v4 바이트를 이용한 대국 루프백회로 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JPS648941B2 (ja) | ||
| EP0136749A1 (en) | Telephone exchange comprising peripheral control domains |