JPH0119466Y2 - - Google Patents

Info

Publication number
JPH0119466Y2
JPH0119466Y2 JP9410783U JP9410783U JPH0119466Y2 JP H0119466 Y2 JPH0119466 Y2 JP H0119466Y2 JP 9410783 U JP9410783 U JP 9410783U JP 9410783 U JP9410783 U JP 9410783U JP H0119466 Y2 JPH0119466 Y2 JP H0119466Y2
Authority
JP
Japan
Prior art keywords
voltage
transistor
diode
tuning
tuner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9410783U
Other languages
Japanese (ja)
Other versions
JPS604025U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9410783U priority Critical patent/JPS604025U/en
Publication of JPS604025U publication Critical patent/JPS604025U/en
Application granted granted Critical
Publication of JPH0119466Y2 publication Critical patent/JPH0119466Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、同調装置に関し、特にたとえばい
わゆる電子同調チユーナを用いた同調装置であつ
て、かつその受信周波数が制限されるような同調
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tuning device, and particularly to a tuning device that uses a so-called electronic tuning tuner, and whose reception frequency is limited.

テレビジヨン受像機やラジオ受信機や通信用無
線受信機などの同調装置においては、受信できる
周波数帯域が電波法などによつて規制される場合
がある。このような場合、従来では、電子同調チ
ユーナに与えられるチユーニング電圧が一定値以
下に下がらないように、あるいは一定値以上を越
えないようにして周波数帯域を制限するようにし
ていた。
In tuning devices such as television receivers, radio receivers, and communication wireless receivers, the frequency bands that can be received may be regulated by the Radio Law. In such cases, conventionally, the frequency band has been limited so that the tuning voltage applied to the electronic tuner does not fall below a certain value or exceed a certain value.

第1図は受信バンドの特に下側の周波数が制限
されるような従来の同調装置を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a conventional tuning device in which the lower frequencies of the receiving band are limited.

図において、可変電圧源10の出力電圧はチユ
ーニング電圧として抵抗9を介してチユーナ8に
与えられる。このチユーナ8は、与えられるチユ
ーニング電圧に応じてその受信周波数が変化す
る、いわゆる電子同調チユーナである。なお、抵
抗9は、可変電圧源10の出力インピーダンスで
ある。一方、電源端子3には、図示しない電源か
ら所定の電圧が印加されている。この電源端子3
に印加された電圧は、固定抵抗4と電圧調整用可
変抵抗器5との直列接続で構成された分圧回路に
よつて分圧される。この分圧回路の分圧出力、す
なわち抵抗4と可変抵抗器5との接続点から出力
される電圧は、ダイオード6のアノード−カソー
ドおよび保護用抵抗7を介して、前述のチユーナ
8に与えられるチユーニング電圧に重畳される。
なお、抵抗4と可変抵抗器5との接続点は、トラ
ンジスタ2のコレクタに接続される。このトラン
ジスタ2のベース−には、バンド切換信号印加端
子1を介してバンド切換信号が与えられる。この
バンド切換信号は、受信しているバンドが下側周
波数の制限の必要なバンドであるときローレベル
となり、その他のバンドを受信しているときはハ
イレベルとなるような信号である。トランジスタ
2のエミツタは接地される。
In the figure, the output voltage of a variable voltage source 10 is applied to a tuner 8 via a resistor 9 as a tuning voltage. This tuner 8 is a so-called electronically tuned tuner whose reception frequency changes depending on the applied tuning voltage. Note that the resistor 9 is the output impedance of the variable voltage source 10. On the other hand, a predetermined voltage is applied to the power supply terminal 3 from a power supply (not shown). This power terminal 3
The voltage applied to is divided by a voltage dividing circuit configured by a fixed resistor 4 and a voltage adjusting variable resistor 5 connected in series. The divided voltage output of this voltage dividing circuit, that is, the voltage output from the connection point between the resistor 4 and the variable resistor 5 is applied to the aforementioned tuner 8 via the anode-cathode of the diode 6 and the protective resistor 7. Superimposed on the tuning voltage.
Note that the connection point between the resistor 4 and the variable resistor 5 is connected to the collector of the transistor 2. A band switching signal is applied to the base of the transistor 2 via a band switching signal application terminal 1. This band switching signal is a signal that is at a low level when the band being received is a band that requires lower frequency restriction, and is at a high level when other bands are being received. The emitter of transistor 2 is grounded.

動作において、受信しているバンドの下側の受
信周波数を制限する必要がある場合、バンド切換
信号はローレベルとされる。したがつて、トラン
ジスタ2は非導通状態となつている。ここで、可
変電圧源10の出力電圧が抵抗4と可変抵抗器5
との接続点の電位よりも高い場合は、ダイオード
6がオフ状態となるため、可変電圧源10の出力
電圧はそのままチユーナ8に与えられる。チユー
ナ8の同調周波数を下げるために、可変電圧源1
0を調整してその出力電圧を下げた場合、出力電
圧が抵抗4と可変抵抗器5との接続点の電位より
も低くなれば、ダイオード6がオン状態となる。
そのため、チユーナ8に与えられるチユーニング
電圧には、抵抗4と可変抵抗器5とで構成される
分圧回路の出力電圧が重畳される。したがつて、
チユーニング電圧は上記分圧回路の出力電圧より
も低くなることはない。これによつて、受信帯域
の下側の周波数が制限される。
In operation, if it is necessary to limit the lower reception frequencies of the band being received, the band switching signal is brought to a low level. Therefore, transistor 2 is in a non-conducting state. Here, the output voltage of the variable voltage source 10 is connected to the resistor 4 and the variable resistor 5.
If the potential is higher than the potential at the connection point, the diode 6 is turned off, so that the output voltage of the variable voltage source 10 is directly applied to the tuner 8. In order to lower the tuning frequency of tuner 8, variable voltage source 1
When the output voltage is lowered by adjusting 0 and the output voltage becomes lower than the potential at the connection point between the resistor 4 and the variable resistor 5, the diode 6 is turned on.
Therefore, the output voltage of the voltage dividing circuit constituted by the resistor 4 and the variable resistor 5 is superimposed on the tuning voltage applied to the tuner 8. Therefore,
The tuning voltage will never be lower than the output voltage of the voltage divider circuit. This limits the lower frequencies of the reception band.

次に、受信しているバンドの下側の受信周波数
を制限する必要がないときは、バンド切換信号は
ハイレベルとされ、トランジスタ2は導通状態と
なる。したがつて、抵抗4と可変抵抗器5の接続
点が接地され、その分圧出力は0電位となる。そ
のため、可変電圧源の出力電圧がいくら下がつて
も、ダイオード6はオン状態とはならず、チユー
ニング電圧には何らの電圧も重畳されない。した
がつて、バンドの下側の周波数が制限されること
はない。
Next, when there is no need to limit the lower receiving frequency of the receiving band, the band switching signal is set to a high level and the transistor 2 becomes conductive. Therefore, the connection point between the resistor 4 and the variable resistor 5 is grounded, and its divided voltage output becomes 0 potential. Therefore, no matter how much the output voltage of the variable voltage source decreases, the diode 6 will not turn on, and no voltage will be superimposed on the tuning voltage. Therefore, the lower frequencies of the band are not limited.

ところで、上述の装置では、温度変化によるダ
イオード6の降下電圧の変動がチユーニング電圧
に影響を与えるため、チユーナ8が所望の受信帯
域外の信号を受信したり、所望の受信帯域の信号
を受信できなくなつたりするなどの欠点があつ
た。特に、チユーニング電圧に対する受信周波数
の変化が急峻なチユーナを用いた場合はその欠点
が顕著に現われていた。
By the way, in the above-mentioned device, since fluctuations in the voltage drop across the diode 6 due to temperature changes affect the tuning voltage, the tuner 8 may receive signals outside the desired reception band or may not be able to receive signals in the desired reception band. It had some drawbacks, such as being easily lost. In particular, when a tuner in which the reception frequency changes sharply with respect to the tuning voltage is used, this drawback becomes conspicuous.

なお、上述の説明では、受信バンドの下側の周
波数が制限される同調装置の欠点について説明し
たが、受信バンドの上側の周波数が制限される同
調装置についても同様の欠点があつた。
In the above description, the drawbacks of the tuning device in which the frequencies on the lower side of the receiving band are limited have been explained, but the same drawbacks also exist in the tuning device in which the frequencies on the upper side of the receiving band are limited.

それゆえに、この考案の主たる目的は、受信周
波数を制限するためにチユーニング電圧に重畳さ
れる電圧の温度による変動を補償できるような同
調装置を提供することである。
Therefore, the main objective of this invention is to provide a tuning device capable of compensating for temperature-induced variations in the voltage superimposed on the tuning voltage to limit the receiving frequency.

この考案は、要約すれば、チユーニング電圧を
発生するチユーニング電圧発生手段と、そのチユ
ーニング電圧の変化に応じて受信周波数が変化す
るチユーナと、チユーナの受信周波数を制限する
ためにチユーニング電圧に重畳される所定の電圧
を発生する受信周波数制限用電圧発生手段と、電
圧発生手段とチユーナとの間に介挿される逆流防
止用のダイオードとを含む同調装置において、受
信周波数制限用電圧発生手段とダイオードとの間
にコレクタ接地方式のトランジスタを介挿し、そ
のトランジスタのベース−エミツタ間の温度特性
によつてダイオードの温度特性を吸収し、温度の
変化によつてチユーニング電圧に重畳される電圧
が変動するのを補償するようにしたものである。
In summary, this invention consists of a tuning voltage generating means that generates a tuning voltage, a tuner whose reception frequency changes according to changes in the tuning voltage, and a tuning voltage that is superimposed on the tuning voltage to limit the reception frequency of the tuner. In a tuning device including a receiving frequency limiting voltage generating means for generating a predetermined voltage and a backflow prevention diode inserted between the voltage generating means and the tuner, the receiving frequency limiting voltage generating means and the diode are connected to each other. A common collector type transistor is inserted between the transistors, and the temperature characteristics between the base and emitter of the transistor absorb the temperature characteristics of the diode, thereby preventing the voltage superimposed on the tuning voltage from fluctuating due to temperature changes. It was designed to compensate.

この考案の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
The above objects and other objects and features of the present invention will become more apparent from the following detailed description with reference to the drawings.

第2図はこの考案の一実施例を示す回路図であ
る。なお、この実施例は受信バンドの下側の受信
周波数を制限するような同調装置の一例である。
構成において、第2図の回路は以下の点を除いて
第1図の回路と同様であり、相当する部分には同
様の参照番号を付し、その説明を省略する。この
第2図の回路の特徴は、抵抗4と可変抵抗器5と
の接続点と、ダイオード6との間にPNP形のト
ランジスタ12を介挿したことである。このトラ
ンジスタ12のベースは、抵抗4と可変抵抗器5
との接続点に接続される。また、トランジスタ1
2のエミツタは、ダイオード6のアノードに接続
されるとともに、抵抗11を介して電源端子3に
接続される。また、トランジスタ12のベース
は、接地される。すなわち、トランジスタ12は
コレクタ接地回路を構成している。したがつて、
その増幅利得は1である。
FIG. 2 is a circuit diagram showing an embodiment of this invention. Note that this embodiment is an example of a tuning device that limits the reception frequency on the lower side of the reception band.
In terms of configuration, the circuit of FIG. 2 is similar to the circuit of FIG. 1 except for the following points, and corresponding parts are given the same reference numerals and their explanation will be omitted. A feature of the circuit shown in FIG. 2 is that a PNP type transistor 12 is inserted between the connection point between the resistor 4 and the variable resistor 5 and the diode 6. The base of this transistor 12 is connected to a resistor 4 and a variable resistor 5.
connected to the connection point. Also, transistor 1
The emitter 2 is connected to the anode of the diode 6 and is also connected to the power supply terminal 3 via a resistor 11 . Further, the base of the transistor 12 is grounded. That is, the transistor 12 constitutes a collector grounded circuit. Therefore,
Its amplification gain is 1.

ここで、トランジスタ2は、そのベース−エミ
ツタ間の温度特性がダイオード6の温度特性とほ
ぼ同じものが用いられる。すなわち、この実施例
の原理は、トランジスタ12のベース−エミツタ
間の温度特性でダイオード6の温度特性を打ち消
し、重畳電圧の温度による変動を補償しようとす
るものである。
Here, the transistor 2 used has a temperature characteristic between its base and emitter that is almost the same as that of the diode 6. That is, the principle of this embodiment is to cancel the temperature characteristics of the diode 6 with the temperature characteristics between the base and emitter of the transistor 12, thereby compensating for variations in the superimposed voltage due to temperature.

動作におて、下側周波数の制限が必要なバンド
を受信するときは、バンド切換信号印加端子1に
ローレベルのバンド切換信号が印加される。その
ため、トランジスタ2が非導通状態となる。した
がつて、抵抗4と可変抵抗器5との接続点から得
られる分圧出力は、そのままトランジスタ12の
ベースに与えられ、そのベース−エミツタ間電圧
VBE2だけ上昇されてエミツタから出力される。
ここで、可変電圧源10の出力電圧がトランジス
タ12のエミツタの電圧よりも下げられた場合、
このエミツタから出力された電圧は、ダイオード
6による降下電圧VDだけ下げられた後、抵抗7
による電圧降下分だけ下げられてチユーニング電
圧に重畳される。温度の変化により、ダイオード
6による電圧降下がVE+△VDとなつたとすると、
トランジスタ12のエミツタの出力電圧も、VBE
+△VBEとなる。前述のように、トランジスタ1
2のベース−エミツタ間の温度特性はダイオード
6の温度特性とほぼ同じに選んであるため、VBE
≒VD,△VBE≒△VDとすることができる。したが
つて、ダイオード6の温度変化による電圧変動分
はトランジスタ12により打ち消され、温度変化
に対して安定な重畳電圧を供給することができ
る。
In operation, when receiving a band that requires lower frequency restriction, a low-level band switching signal is applied to the band switching signal application terminal 1. Therefore, transistor 2 becomes non-conductive. Therefore, the divided voltage output obtained from the connection point between the resistor 4 and the variable resistor 5 is directly applied to the base of the transistor 12, and its base-emitter voltage is
V BE is increased by 2 and output from the emitter.
Here, if the output voltage of the variable voltage source 10 is lowered than the voltage at the emitter of the transistor 12,
The voltage output from this emitter is lowered by the voltage drop V D caused by the diode 6, and then applied to the resistor 7.
The tuning voltage is superimposed on the tuning voltage. If the voltage drop across diode 6 becomes V E +△V D due to a change in temperature, then
The output voltage at the emitter of transistor 12 is also V BE
+△V BE . As mentioned above, transistor 1
Since the temperature characteristics between the base and emitter of diode 2 are selected to be almost the same as those of diode 6, V BE
≒V D , △V BE ≒△V D can be set. Therefore, voltage fluctuations due to temperature changes in the diode 6 are canceled by the transistor 12, and a stable superimposed voltage can be supplied against temperature changes.

次に、下側周波数の制限が不要なバンドを受信
するときには、バンド切換信号印加端子1にハイ
レベルのバンド切換信号が印加される。したがつ
て、トランジスタ2が導通状態となり、トランジ
スタ12のベース電位は零電位となる。そのた
め、トランジスタ12は飽和状態となり、トラン
ジスタ12のエミツタ電位はほぼ零電位となる。
この場合可変電圧源10の出力電圧がいくら下が
つても、ダイオード6がオン状態になることはな
く、チユーニング電圧には何らの電圧も重畳され
ない。
Next, when receiving a band that does not require lower frequency restriction, a high-level band switching signal is applied to the band switching signal application terminal 1. Therefore, transistor 2 becomes conductive, and the base potential of transistor 12 becomes zero potential. Therefore, the transistor 12 becomes saturated, and the emitter potential of the transistor 12 becomes approximately zero potential.
In this case, no matter how much the output voltage of the variable voltage source 10 decreases, the diode 6 will never turn on, and no voltage will be superimposed on the tuning voltage.

第3図はこの考案の他の実施例を示す回路図で
ある。なお、この実施例は、受信バンドの上側の
周波数が制限される同調装置を示している。図に
おいて、この実施例は以下の点を除いて第2図の
実施例と同様であり、相当する部分には同様の参
照番号を付しその説明を省略する。第3図の回路
では、ダイオード6の接続極性が第2図の回路と
は逆になつている。すなわち、この第3図の回路
では、可変電圧源10の出力電圧が所定電圧以上
になると、ダイオード6が導通し、チユーニング
電圧が所定の電圧以上にならない構成となつてい
る。一方、電源端子3に印加される電圧は、第2
図の回路と同様に、可変抵抗器5と抵抗4とで分
圧される。そして、この可変抵抗器5と抵抗4と
の接続点と、ダイオード6のカソードとの間に
は、NPN形のトランジスタ13が接続される。
このトランジスタ13のベースは、可変抵抗器5
と抵抗4との接続点に接続される。また、そのコ
レクタは電源端子3に接続され、そのエミツタは
抵抗11を介して接地されるとともにダイオード
6のカソードに接続される。すなわち、このトラ
ンジスタ13も第2図のトランジスタ12と同様
コレクタ接地回路を構成している。第3図の回路
も第2図の回路と同様に、トランジスタ13のベ
ース−エミツタ間の温度特性でダイオード6の温
度特性を打ち消し、重畳電圧の温度変動を補償す
るようにしている。
FIG. 3 is a circuit diagram showing another embodiment of this invention. Note that this embodiment shows a tuning device in which the upper frequency of the reception band is limited. In the figure, this embodiment is similar to the embodiment of FIG. 2 except for the following points, and corresponding parts are given the same reference numerals and their explanation will be omitted. In the circuit of FIG. 3, the connection polarity of the diode 6 is reversed from that of the circuit of FIG. That is, in the circuit shown in FIG. 3, when the output voltage of the variable voltage source 10 exceeds a predetermined voltage, the diode 6 becomes conductive, and the tuning voltage does not exceed the predetermined voltage. On the other hand, the voltage applied to the power supply terminal 3 is
Similar to the circuit shown in the figure, the voltage is divided by a variable resistor 5 and a resistor 4. An NPN transistor 13 is connected between the connection point between the variable resistor 5 and the resistor 4 and the cathode of the diode 6.
The base of this transistor 13 is connected to the variable resistor 5
and the connection point between the resistor 4 and the resistor 4. Further, its collector is connected to the power supply terminal 3, and its emitter is grounded via a resistor 11 and connected to the cathode of the diode 6. That is, this transistor 13 also constitutes a common collector circuit like the transistor 12 in FIG. Similarly to the circuit shown in FIG. 2, the circuit shown in FIG. 3 also uses the temperature characteristics between the base and emitter of the transistor 13 to cancel out the temperature characteristics of the diode 6, thereby compensating for temperature fluctuations in the superimposed voltage.

なお、第3図の回路の動作は、第2図の回路の
動作から容易に理解されるであろうからその説明
を省略する。
The operation of the circuit shown in FIG. 3 will be easily understood from the operation of the circuit shown in FIG. 2, so a description thereof will be omitted.

以上のように、この考案によれば、温度変化に
対して安定な重畳電圧を得ることができ、受信帯
域外の不要な信号を安定に受信しないようにする
ことができる。
As described above, according to this invention, it is possible to obtain a superimposed voltage that is stable against temperature changes, and it is possible to prevent unnecessary signals outside the receiving band from being stably received.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の同調装置の一例を示す回路図で
あり、特に受信バンドの下側の周波数が制限され
る同調装置を示している。第2図はこの考案の一
実施例の回路図であり、特に受信バンドの下側の
周波数が制限される同調装置の例を示している。
第3図はこの考案の他の実施例を示す回路図であ
り、特に受信バンドの上側の周波数が制限される
同調装置の例を示している。 図において、1はバンド切換信号印加端子、2
はスイツチング用トランジスタ、3は電源端子、
4は分圧用固定抵抗、5は電圧調整用可変抵抗
器、6は逆流阻止用ダイオード、7は保護用抵
抗、8はチユーナ、9は可変電圧源10の出力イ
ンピーダンス、10は可変電圧源、11はエミツ
タ抵抗、12はPNP形のトランジスタ、13は
NPN形のトランジスタを示す。
FIG. 1 is a circuit diagram showing an example of a conventional tuning device, and particularly shows a tuning device in which frequencies on the lower side of the receiving band are limited. FIG. 2 is a circuit diagram of one embodiment of this invention, and particularly shows an example of a tuning device in which the lower frequencies of the receiving band are limited.
FIG. 3 is a circuit diagram showing another embodiment of the present invention, and particularly shows an example of a tuning device in which the upper frequency of the reception band is limited. In the figure, 1 is a band switching signal application terminal, 2
is a switching transistor, 3 is a power supply terminal,
4 is a fixed resistor for voltage division, 5 is a variable resistor for voltage adjustment, 6 is a reverse current blocking diode, 7 is a protection resistor, 8 is a tuner, 9 is the output impedance of variable voltage source 10, 10 is variable voltage source, 11 is an emitter resistor, 12 is a PNP type transistor, and 13 is an emitter resistor.
Shows an NPN type transistor.

Claims (1)

【実用新案登録請求の範囲】 (1) チユーニング電圧を発生するチユーニング電
圧発生手段と、前記チユーニング電圧に応じて
その受信周波数が変化するチユーナと、前記チ
ユーナの受信周波数を制限するために前記チユ
ーニング電圧に重畳される所定の電圧を発生す
る受信周波数制限用電圧発生手段と、前記受信
周波数制限用電圧発生手段と前記チユーナとの
間に介挿されるダイオードとを含む同調装置に
おいて、 前記受信周波数制限用電圧発生手段の出力電
圧をベース入力として受け、かつそのエミツタ
出力が前記ダイオードに与えられてコレクタ接
地回路を構成するトランジスタを備え、 前記トランジスタのベース−エミツタ間の温
度特性で前記ダイオードの温度特性を打消すよ
うにしたことを特徴とする、同調装置。 (2) 前記受信周波数制限用電圧発生手段は、前記
チユーナの受信バンドの下側の受信周波数を制
限するための電圧を発生する手段を含み、 前記ダイオードは、そのアノードが前記トラ
ンジスタのエミツタに接続され、そのカソード
が前記チユーナに接続され、 前記トランジスタの極性はPNP形に選ばれ
ている、実用新案登録請求の範囲第1項記載の
同調装置。 (3) 前記受信周波数制限用電圧発生手段は、前記
チユーナの受信バンドの上限周波数を制限する
ための電圧を発生する手段を含み、 前記ダイオードは、そのカソードが前記トラ
ンジスタのエミツタに接続され、そのアノード
が前記チユーナに接続され、 前記トランジスタの極性はNPN形に選ばれ
ている、実用新案登録請求の範囲第1項記載の
同調装置。
[Claims for Utility Model Registration] (1) A tuning voltage generating means for generating a tuning voltage, a tuner whose receiving frequency changes according to the tuning voltage, and a tuning voltage generating means for limiting the receiving frequency of the tuner. A tuning device comprising: a receiving frequency limiting voltage generating means for generating a predetermined voltage superimposed on the receiving frequency limiting voltage generating means; and a diode inserted between the receiving frequency limiting voltage generating means and the tuner; The transistor includes a transistor that receives the output voltage of the voltage generating means as a base input and whose emitter output is applied to the diode to form a common collector circuit, and the temperature characteristic of the diode is determined by the temperature characteristic between the base and emitter of the transistor. A tuning device characterized by being designed to cancel. (2) The receiving frequency limiting voltage generating means includes means for generating a voltage for limiting the receiving frequency below the receiving band of the tuner, and the anode of the diode is connected to the emitter of the transistor. The tuning device according to claim 1, wherein the transistor has a cathode connected to the tuner, and the polarity of the transistor is selected as PNP type. (3) The receiving frequency limiting voltage generating means includes means for generating a voltage for limiting the upper limit frequency of the receiving band of the tuner, and the diode has a cathode connected to the emitter of the transistor, and the diode has a cathode connected to the emitter of the transistor. The tuning device according to claim 1, wherein an anode is connected to the tuner, and the polarity of the transistor is selected as NPN type.
JP9410783U 1983-06-17 1983-06-17 tuning device Granted JPS604025U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9410783U JPS604025U (en) 1983-06-17 1983-06-17 tuning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9410783U JPS604025U (en) 1983-06-17 1983-06-17 tuning device

Publications (2)

Publication Number Publication Date
JPS604025U JPS604025U (en) 1985-01-12
JPH0119466Y2 true JPH0119466Y2 (en) 1989-06-06

Family

ID=30225427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9410783U Granted JPS604025U (en) 1983-06-17 1983-06-17 tuning device

Country Status (1)

Country Link
JP (1) JPS604025U (en)

Also Published As

Publication number Publication date
JPS604025U (en) 1985-01-12

Similar Documents

Publication Publication Date Title
US5471665A (en) Differential DC offset compensation circuit
US6066991A (en) Stabilized oscillator circuit
US2750452A (en) Selectivity control circuit
US5204645A (en) Circuit configuration for range switching in tuners
US4160953A (en) Self-oscillation mixer circuits
US4160213A (en) Mixer injection voltage compensation circuit
US20040116091A1 (en) Tuning signal generator and method thereof
US3622887A (en) Overload compensation circuit for antenna tuning system
US3284713A (en) Emitter coupled high frequency amplifier
US3613008A (en) Overload compensation circuit for antenna tuning system
US3571719A (en) Overload compensation circuit for antenna tuning system
US3205444A (en) Automatic gain control circuit with signal overload prevention
CA1095128A (en) Integrated front end circuit for vhf receiver
JPH0119466Y2 (en)
US4633188A (en) Mixer/amplifier circuit
US5517684A (en) Radio communication system having current control circuit
US3555303A (en) Frequency converter circuit
US2904678A (en) Semi-conductor squelch circuit
JPS61205015A (en) Tuning voltage tracking apparatus
JPH0417490B2 (en)
US5214399A (en) Circuit configuration for range changing in tuners
US5481226A (en) Low-voltage intermediate frequency amplifier providing automatic gain control of a source amplifier
US2978578A (en) Improved transistorized mixing circuit
US3510580A (en) Gain controlled transistor amplifier with constant bandwidth operation over the agc control range
US4125863A (en) AFC waveshaping circuit