JPH01196984A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 スキミングを行なうためのオーバーフロードレインとオ
ーバーフローゲートを有する固体搬像素子を用いた固体
撮像素子に関し、 シェーディングや暗電流のバラツキによる撮像出力のバ
ラツキが低減された良好な画質を得ることを目的とし、 スキミングを行なうためのオーバーフロードレインとオ
ーバーフローゲートを有する固体搬像素子と、該固体撮
像素子のフレーム期間毎に異なる足切り量で該固体撮像
素子にスキミング動作を行なわせる制御手段と、該固体
搬像素子の出力信号を、該異なる足切り量のうち同じ足
切り吊の信号毎に選択して記憶する記憶手段と、該記憶
手段により記憶された信号を読み出して１フレームの映
像信号として表示する表示手段とより構成する。

〔産業上の利用分野〕

本発明は固体搬像装置に係り、特にスキミングを行なう
ためのオーバーフロードレインとオーバーフローゲート
を有する固体撮像素子を用いた固体撮像装置に関する。

〔従来の技術〕

固体撮像素子の感度を向上させる手法の一つにオーバー
フロードレインを用いたスキミング（ＳＫｉａｕＩｌｉ
ｎｇ）　、いわゆる足切りが考えられる。第６図はかか
る足切りを行ない得る固体撮像素子とその要部の一例の
構造断面図を示す。第６図（Ａ）に示す固体Ｒ像索子１
は３×３画素の二次元センサの構成とされており、２次
元受光アレイ２．垂直走査ドライバ３．水平走査ＣＯＤ
　（Ｃｈａｒｇｅ　Ｃｏ−ｕｐｌｅｄ　Ｄｅｖｉｃｅ：
電荷転送素子）４及びアンプ５よりなる。

二次元受光アレイ２は第１ラインの画素を構成するフォ
トダイオード［）１１〜Ｄ１３．第２ラインの画素を構
成するフォトダイオード［）２１〜Ｄ２３．第３ライン
の画素を構成するフォトダイオード［）３１・〜［）３
３と、９個のフォトダイオード１）１１〜［）３３の各
カソードにそのソースが１対１に対応して接続された９
個のスイッチング用電界効果トランジスタ（ＦＥＴ）３
１１〜３３３とから構成されている。

垂直走査ドライバ３より時分割で取り出されるスイッチ
ングパルスφ１■、φ２Ｖ及びφ３Ｖにより、１フレ一
ム期間内でまず第１ラインのトランジスタ３１１．　Ｓ
１２及び３１３が夫々オンとされ、次に第２ラインのト
ランジスタＳ２１．３２２及び８２３が夫々オンとされ
、最後に第３ラインのトランジスタ８３１．８３２及び
３３３が夫々オンとされる。

これにより、オンとされたトランジスタ８１１〜３１３
、３２１〜Ｓ２３又は３３１〜８３３のソース、ドレイ
ン間を通して、対応して設けられた同じラインのフォト
ダイオードＤ１１〜０１３．　Ｄ２１〜Ｄ２３又は０３
１〜［）３３から光電変換した得られた信号電荷が取り
出され、水平走査Ｃ０Ｄ４に夫々供給される。

水平走査ＣＣＤ４は同じラインの３つの画素（フォトダ
イオード）から並列に入力された信号電荷を時系列的に
合成してアンプ５を介して外部へ出力する。

第６図（Ｂ）は第６図（Ａ）中の破線で囲んだ部分の構
成図を示しており、具体的には第１列のトランジスタＳ
ｌｌ、　８２１及び３３１の各ドレインに接続された水
平走査Ｃ０Ｄ４の構造断面図を示す。

フォトダイオードＤ３１で発生した信号電荷は、トラン
ジスタＳ３１のオン期間中、トランジスタ３３１のソー
ス、ドレイン間を通して水平走査Ｃ０Ｄ７１の入力ダイ
オードＩＤに供給され、更にこれより入力ゲートＩＧ、
オーバーフローゲートＯＦＧの８下を通り蓄積ゲートＳ
Ｇ直下の半導体基板のポテンシャルの井戸６に蓄積され
る。

そして、積分期間の終了と同時に、トランスファゲート
ＴＧの直下の半導体基板のポテンシャルが信号φＴＧに
より７ａから７ｂへ下げられるため、上記の信号電荷は
トランスフ１ゲートＴＧ下を通過して転送電極ＩＨ，２
Ｈのポテンシャルの井戸に蓄積され、更にこれより水平
走査ＣＣＤ４の第２列目の転送電極下へ転送されていく
。ここで、トランスフ１ゲートＴＧより転送される信号
電荷量は蓄積ゲートＳＧとトランスファゲートＴＧの各
々の直下のポテンシャルの差に対応した量となる。

また、トランスファゲートＴＧが閉じられると同時にオ
ーバーフローゲートＯＦＧ直下のポテンシャルが第６図
（Ｂ）に示す如＜８ａから８ｂへ下がり、蓄積ゲートＳ
Ｇ下に残った信号電荷はオーバーフロートレインＯＦＤ
により半導体基板に掃き出される。この動作がスキミン
グであり、ＳＧに印加する電圧ＶＳＧとＴＧに印加する
電圧φＴＧとにより足切り量が制御できる。

このスキミングにより背景光成分や暗電流成分を一律に
除去できるため、水平走査ＣＣＤ４は必要な信号電荷だ
けを転送すればよい。そのため、従来、背景光や暗電流
を転送するために制限されていたフォトダイオードの露
光期間（積分時間）を増加させて固体撮像素子１の感度
を向上させることが可能となる。

〔発明が解決しようとする問題点〕

しかるに、上記の感度向上の結果、例えばレンズや絞り
などの光学系によるシェーディングがある場合、又はフ
ォトダイオード［）１１〜Ｄ３３の各々の感度にバラツ
キがあって各画素出力の間の暗電流の差が大きい場合に
は、かえってそれらが増強されて水平走査ＣＣＤ４の転
送電極下へ注入される電荷量に大きな差が生じる。

その注入電荷量のうち水平走査ＣＣＤ４の最大転送容量
よりも大きくなったものは最大転送容量に制限されて有
効信号成分自体が得られなくなるため、画質が劣化して
しまう。そこで、この現象を防止するためには、注入電
荷量がＣＯＤの最大転送容量を越えないように積分時間
（フォトダイオードＤ１１〜Ｄ３３の露光時間）を短く
すればよいが、そうすると感度が低下するという問題点
があった。

本発明は上記の点に鑑みて創作されたもので、シェーデ
ィングや暗電流のバラツキによるｌｌａ像出力のバラツ
キが低減された良好な画質を得ることができる固体’１
ｍ像装置を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。同図中、１０
はスキミングを行なうためのオーバーフロードレインと
オーバーフローゲートを有する固体搬像素子、１１は固
体撮像索子１０の制御手段、１２は固体撮像索子１０の
出力信号記憶手段、１３は表示手段である。

制御手段１１は固体撮像索子１０のフレーム期間毎に異
なる足切り量で固体撮像素子１０にスキミング動作を行
なわせる。

記憶手段１２は固体撮像索子１０の出力信号を、異なる
足切り番のうち同じ足切り聞の信号毎に選択して記憶す
る。表示手段１３は記憶手段１２より読み出した信号を
１フレームの映像信号として表示する。

〔作用〕

制御手段１１により固体撮像素子１０のフレーム期間毎
に異なる足切り量でスキミング動作を行なうよう制御さ
れた固体撮像素子１０より取り出された信号は、記憶手
段１２に供給され、ここで同じ足切り吊の信号毎に選択
して記憶される。

すなわち、固体撮像索子１０の全画素の信号型゛荷はフ
レーム期間毎に異なる足切り量でスキミングして得られ
た信号電荷のうち、電荷量が最大転送容量を越えず、か
つ、有効転送容量以上の信号電荷による信号が記憶手段
１２により選択的に記憶される。

これにより、記憶手段１２には、すべての画素からの信
号を有効レベル節回で記憶さぜることができる。

〔実施例〕

第２図は本発明の一実施例のブロック図を示す。

同図中、第１図及び第６図と同一構成部分には同一符号
を付しである。第２図において、タイミング発生回路１
６で発生されたタイミング信号に基づいてドライバ及び
バイアス回路１７で生成された転送パルスφ１Ｈ，φ２
Ｈとバイアス電圧ＢＶＧ（すなわち、前記入力ゲート電
圧ＶＩＧ。

オーバーフローゲート電圧φＯＦＧ及び蓄積ゲート電圧
ＶＳＧ）が水平走査Ｃ０Ｄ４に供給される一方、上記の
タイミング信号はドライバ１８を通してトランスファゲ
ート電圧φＴＧとして水平走査ＣＣＤ４に供給される。

これにより、固体撮像索子１は前記した一定の足切り最
のスキミングを行なう。ただし、後述する如く足切り量
は固体搬像素子１のフレーム期間毎に異なる。また、ド
ライバ及びバイアス回路１７から垂直走査ドライバ３へ
走査信号φ■が印加され、これにより前記トランジスタ
８１１〜３３３をライン毎にスイッチングさせる。

固体撮像素子１より取り出された撮像対象の画像信号は
、信号検出回路１９に供給され、ここで増幅及びサンプ
ルホールドされた後Ａ／Ｄ変換器２０に供給されてディ
ジタル信号に変換される。

このディジタル信号はフレームメモリ２２及び２３に夫
々供給される。

フレームメモリ２２及び２３は後述する如く、選択用Ｐ
　ＲＯＭ　（Ｐｒｏｇｒａｍａｂｌｃ　Ｒｅａｄ　０ｎ
ｌｙ　Ｍｅｍｏｒｙ）２４より取り出されるライトイネ
ーブルパルスＷＥにより固体搬像素子１の２フレ一ム期
間毎に交互に一方が書き込み動作、使方が読み出し動作
を行なうように制御され、かつ、予め設定したアドレス
に各書き込み期間で書き込みを行なう。

フレームメモリ２２及び２３より読み出されたディジタ
ル信号はデータセレクタ２５により上記の２フレ一ム期
間毎に交互に選択出力された後、後述する補正回路２６
を通してメモリ、Ｄ／Ａ変換器及びカウンタなどからな
る表示回路２７に供給され、ここで公知の手段により表
示に適したアナログ画像信号に変換された後ＣＲ’ｒ（
陰極線管）２８に供給されて画像表示される 次に、本発明の要部の動作について更に詳細に説明する
。第２図中、２１はφＴＧ用ＰＲＯＭで、予めＲ像対象
をＷｉ像して得られたデータに基づき水平走査ＣＣＤ４
の転送電極下への注入電荷量がＣＯＤの最小転送容量以
上になるようにする第１の足切り吊と、すべての画素か
らの注入電荷量がＣＣＤＲ大転送容吊を越えないように
する第２の足切り量とを得るデータが記憶保持されてい
る。

ここで、水平走査Ｃ０Ｄ４は前記トランスファゲートＴ
Ｇへの制御パルス電圧φＴＧのハイレベルの電圧が低く
なるほど、第６図（Ｂ）に７ｂで示したポテンシャルが
浅くなるため、ＣＯＤへの注入電荷量が小となる（すな
わら、足切り量が多くなる）。

従って、ＦＲＯＭ２１には前記トランスファゲート丁Ｇ
への制御パルス電圧φＴＧのハイレベルの電位に相当“
する）データが格納されており、このデータはドライバ
ー１８を通して制御パルス電圧φＴＧとして水平走査Ｃ
ＣＤ４のトランスファゲートＴＧへ印加される。

これにより、例えば第４図にＴ＋で示す固体撮像素子１
の全画素出力期間（１フレ一ム期間）は固体撮像素子１
は第１の足切り量■によるスキミング動作を行ない、次
の１フレ一ム期間゛「２は第４図に模式的に示すように
第２の足切り聞■によるスキミング動作を行なう。

例えば、上記の足切り量■のときには、ＣＯＤの注入電
荷量は第３図（Ａ）に示す如く、画素番号「３３」及び
「３２」の各画素（第６図のフォトダイオードＤ３３及
びＤ３２に相当）からのものが破線で示したように最大
転送容量を越えてしまうが、画素番号「１１」の画素（
第６図のフォトダイオード［）１１に相当）からの最小
注入電荷量が所定の有効転送容置以上に確保される７こ
の結果、この期間Ｔ１ではアンプ５の出力信号は第３図
（Ａ）に実線で示す如くになり、画素番号「３３」及び
「３２」以外の各画素からの信号が得られる。

なお、第３図中、斜線は有効信号成分、白地部分は暗電
流及び背景光信号成分を示す。

次の１フレ一ム期間Ｔ２では第１の足切り量■よりも大
なる足切り量の第２の足切り沿■によるスキミング動作
の結果、第３図（Ｂ）に示す如く、画素信号「３３」の
画素からの最大注入電荷量がＣＯＤの最大転送容量を越
えないようにスキミングされるが、画素番号ｒ２１Ｊ、
ｒ１３Ｊ。

「１２」及び「１１」の画素（第６図のフォトダイオー
ドＤ２１．　Ｄ１３．　Ｄ１２及びＤｌｌに相当）から
の注入電荷量は大なる足切り量によって得られなくなる
。

一方、選択用ＰＲＯＭ２４はフレーム毎に足切り量を変
化させた場合の有効信号（すなわち飽和しない信号、又
は零とならない信号）を発生する画素を選択するための
データを記憶しており、有効な画素の信号のみをフレー
ムメモリ２２．２３に富き込ませるべきライトイネーブ
ルパルスＷＥを発生するため、フレームメモリ２２は上
記の足切り措■の期間Ｔ＋は画素番号ｒ２２Ｊ、ｒ２１
ＪＮ３Ｊ、ｒ１２Ｊ及び「１１」の各画素からの信号だ
けを選択的に記憶し、次の足切り聞■の期間Ｔ２は残り
の画素番号ｒ３３Ｊ、ｒ３２Ｊ及び「３１」の各画素か
らの信号だけを選択的に記憶する。

次に第３図にＴ３で示すＴ２の次の１フレーム期間と、
Ｔ４で示す更に次の１フレ一ム期間の計２フレーム期間
かけて、フレームメモリ２２は期間Ｔ１．Ｔ２で記憶し
た全画素信号を所定の順序で順番に１回読み出しを行な
う。これにより、フレームメモリ２２からは固体石像素
子１により、第３図（Ｃ）に示す如きＣＯＤ注入注入量
荷量ＯＤ出力信号が得られた場合と等価の映像信号が読
み出され、データセレクタ２５を通して補正回路２６に
供給される。

なお、上記の期間Ｔ３及びＴ４においては、フレームメ
モリ２３が上記と同様の足切り量■による画素出力と足
切り量■による画素出力とを選択的に記憶し、期間Ｔ４
の終りでは全画素出力を記憶した状態になる。

以下、上記と同様の動作を繰り返される。

次に補正回路２６の構成及び動作につし）で第５図と共
に説明する。本実施例ではフレーム毎に２つの足切り量
を交互に切換えているため、得られる信号のオフセット
レベルが画素毎に質なっており、またシェーディングが
ある場合には等価的な感度の不均一を生じることになる
ので、このオフセットと感度の不均一を補正するために
補正回路２６が設けられている。

第５図は補正回路２６の一実施例のブロック図を示す。

同図中、３０はオフセット補正係数メモリで、予め固体
ｉ機素子１に均一の照度（通常は有効信号が得られる最
低照度）の光を入射したときに得られた各画素の出力レ
ベルが記憶されている。３１は減算器で、データセレク
タ２５よりの画素出力信号と上記のオフセット補正係数
メモリ３０よりのデータを差し引くことにより、オフセ
ット補正が行なわれた画素出力信号を得る。

３２は感度補正係数メモリで、各画素の均一な照度変化
に対する出力変化（すなわち、等価的な感度）の逆数が
記憶されている。３３は乗算器で、減算器３１よりの画
素出力信号と感度補正係数メモリ３２の出力信号とを乗
算する。これにより乗算器３３からはオフセット補正さ
れた画素出力信号が感度補正も行なわれて取り出される
。

このようにして、本実施例によれば、各画素間の感度の
バラツキやシェーディングの影響を補正して、良好な画
質を得ることができる。

なお、本発明は上記の実施例に限定されるものではなく
、例えば足切り量はφＴＧＩＴＩＰＲＯＭ２１に基づい
て予め定めた２つの足切り同を固体石像素子１のフレー
ム期間毎に交互に切換えているが、これに限らず、ＣＯ
Ｄの注入電荷量を検出してそれに応じて足切り量をフレ
ーム期間毎に異ならせるようにしてもよい。

また、足切り量の制御は蓄積ゲートＳＧの制御電圧ＶＳ
Ｇを可変して行なうようにしてもよい。

この場合は制御電圧ＶＳＧの電位が高くなるほど、第６
図（Ｂ）に示したポテンシャルの井戸６が深くなるので
、転送される信号電荷量が少なくなる（すなわち、足切
りｍが多くなる）。勿論、制御電圧ＶＳＧ及びφＴＧの
両方を可変することにより、足切り固を可変制御するこ
とも可能である。

〔発明の効果〕

上述の如く、本発明によれば、足切り量を固体石像素子
のフレーム期間毎に異ならせて、すべての画素からの信
号を有効レベル範囲で得るようにしたので、シェーディ
ングや暗電流の大なるバラツキがあっても、それらによ
る撮像出力のバラツキの低減された、良好な画質を得る
ことができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例のブロック図、第３図は第２
図の動作説明用ＣＯＤ特性図、第４図は第２図中のフレ
ームメモリの動作を示すタイムチャート、 第５図は補正回路の一実施例のブロック図、第６図は固
体撮像素子とその要部の一例の構成説明図である。 図において、 １．１０は固体搬像素子、 １１は制御手段、 １２は記憶手段、 １３は表示手段、 ２１はφＴＧ用ＰＲＯＭ ２２．２３はフレームメモリ、 ２４は選択用ＰＲＯＭ。 ２６は補正回路 を示す。 本拓明の原理アロツク囚 第１図 ＣＣＤのシ主人も綺ｌ 凶　　　　　　　　　　　　ジ 吟 甘 ≧ ぞ

Claims (1)

1. 【特許請求の範囲】 　スキミングを行なうためのオーバーフロードレインと
   オーバーフローゲートを有する固体撮像素子（１０）と
   、 該固体撮像素子（１０）のフレーム期間毎に異なる足切
   り量で該固体撮像素子（１０）にスキミング動作を行な
   わせる制御手段（１１）と、該固体撮像素子（１０）の
   出力信号を、該異なる足切り量のうち同じ足切り量の信
   号毎に選択して記憶する記憶手段（１２）と、 該記憶手段（１２）により記憶された信号を読み出して
   １フレームの映像信号として表示する表示手段（１３）
   とよりなることを特徴とする固体撮像装置。