JPH01197671A - 試験用延長パツケージ - Google Patents

試験用延長パツケージ

Info

Publication number
JPH01197671A
JPH01197671A JP2241688A JP2241688A JPH01197671A JP H01197671 A JPH01197671 A JP H01197671A JP 2241688 A JP2241688 A JP 2241688A JP 2241688 A JP2241688 A JP 2241688A JP H01197671 A JPH01197671 A JP H01197671A
Authority
JP
Japan
Prior art keywords
circuit
package
test
switch
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2241688A
Other languages
English (en)
Inventor
Masahiro Fuwa
正博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2241688A priority Critical patent/JPH01197671A/ja
Publication of JPH01197671A publication Critical patent/JPH01197671A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、被試験パッケージの試験用蝙長パッケージに
関し、特に被試験パッケージが高速動作する電子部品に
よって構成されている場合に適しな試験用延長パッケー
ジに関する。
(従来の技術) 従来、この種の試験用延長パッケージは、被試験パッケ
ージの全端子に対応して単に配線がパッケージを通過し
て接続され念構成となっている。
第5図は、その従来の試験用延長パッケージ例を示す斜
視図である。
第5図に示すように、複数の電子回路パッケージ11.
11・・・11からなるモジュール10において、被試
験パッケージ1の入出力信号端子が一対一に対応し九配
線13.13・・・13で構成され虎試験用延長パッケ
ージ12に接続して使用している。
(発明が解決しようとするillg) 上述し九従来の試験用延長パッケージは、被試験パッケ
ージの入出力を単に配線を挿入して接続するだけである
ので、被試験パッケージが大型、かつ長尺になる程、構
造上、試験用延長パッケージも大型、長尺となり、その
内部を通過する配線長が長くなる。
そこで、高速動作をする電子部品から構成される電子回
路パッケージの試験においては、モジュール内の伝送信
号がモジュール内に挿入された試験用延長パッケージの
長い配線長による分布定数負荷との不整合にもとづく反
射波形の影q#を受けるという欠点がある。
第4図は、従来の試験用延長パッケージを使用した場合
のモジュール内の信号伝送形態例をモデル化して示した
説明図である。
第4図において、電子回路パッケージ11a。
11b、1.11nは、駆動源となる電子回路パッケー
ジl1mの出力信号が、バックボード配線により受信側
電子回路パッケージ11bと11nに接続され、また試
験用延長パッケージ12内の配#113を介して、受信
側電子回路パッケージとなる被試験パッケージ1に接続
されている。
ここで、バックボード配線長LBに対して電子回路パッ
ケージに接続される分岐長1bは十分短かく、駆動源か
らみ九場合、集中定数負荷とみなせる。一方、試験用延
長パッケージ12内の配線13の配線長LPはバックボ
ード配線長LBよりは短いが、分岐長1bに対してはは
るかに長いので、被試験パッケージ1が駆動源からみる
と分布定数負荷のようにみえ不整合による反射波が発生
しやすい。
本発明はこのような欠点を解消し、試験の丸め高速動作
をする電子部品を塔載した被試験ノくツケージの間に挿
入しても反射波形の影響を受けないような試験用延長パ
ッケージを提供することを目的とする。
(課題を解決するための手段) 前記の目的を達成するため、本発明の試験用低長パッケ
ージは、複数の電子回路、<ツケージ11゜11・−・
11,1から構成されるモジュール1q内の任意の試験
されるべき電子回路・シラケージ1の入出力信号が、そ
れぞれ一対のドライノ(回路)とレシーバ回路8とから
なるトランシーバ回路3に接続され、トランクーノ(回
路3ごとにドライバ回路)あるいはレシーバ回路8の動
作を可能とする手段4を備えている。
(実施例) 次に、本発明の実施例について図面を参照して説明する
@1図は、本発明の一実施例分示す斜視図である。
wXI図に示すように、電子回路パッケージ11゜11
・−@11.1からなるモジュール10のうち試験しよ
うとするパッケージ1?本実施例の試験用延長パッケー
ジ2に接続し、モジュール本体に装置して使用する。
試験用延長パッケージには、トランシーバ回路3および
スイッチ回路4が設けられている。
被試験パッケージ1の入出力信号端子が、それぞれ一対
のドライバ回路7とレシーバ回路8からなるトランシー
バ回路3に接続され、トランシーバ回路3分経て図示し
ないバックボードの端子のそれぞれに接続される。
トランシーバ回路3のそれぞれは、その動作を決めるイ
ネーブル信号線がスイッチ回路4のスイッチのそれぞれ
に接続されている。
@2図は、第1図の実施例の試験用煽長パッケージ2に
設けられ念、被試験パッケージとバックボードの端子間
を結ぶ回路群のなかの一つの回路構成例を示すもので、
他の回路もこれと同一の回路構成である。
第2図に示すように、トランシーバ回路3の一方が、バ
ックボード側端子Sに接続され、他方が被試験パッケー
ジ側端子6に接続される。またトランシーバ回路3に含
まれるドライバ回路7およびレシーバ回路8のイネーブ
ル信号線フaおよび8aは、スイッチ回路4スイツチの
接点に接続され、その接点はそれぞれ抵抗器を介して電
圧v0゜の電源に接続されている。スイッチ回路4スイ
ツチの中点は接地されていて、スイッチの状態によって
、いずれかの接点が接地され、ドライバ回路フとレシー
バ回路8のうち接地された接点に接続されている方が動
作を停止する。
たとえば、第2図において、被試験パッケージ@端子6
が入力信号の場合、トランシーバ回路3をドライバ回路
にするために、イネーブル信号線フaを高電位にすれば
よ匹ので、スイッチ回路4のスイッチは図中の実線で示
すようだ接点を接続する。そこでイネーブル信号線8a
は低電位となり、レシーバ回路8はインヒビット状態と
なる。
また、被試験パッケージ側端子6が出力信号であれば、
スイッチ回路4スイツチの接点を図中に点線で示すよう
に接続すればドライバ回路フがインヒビット状態とを妙
、トランシーバ回路3をレシーバにすることができる。
wLg図は、第1図に示す実施例使用時のモジュール1
0内における信号伝送形態例をモデル化して示した説明
図である。
第8図に示すように電子回路パッケージ1゜11 a 
、 11 b 、 11 nlcおいて、駆動源となる
電子回路パッケージ11aの出力信号がバックボード配
線により、受信側の電子回路パッケージ11bと11n
に接続され、試験用延長パッケージ2を介して受8電子
回路パッケージとなる被試験パッケージ1に接続されて
いる。パックゲート配線長LBに対して、試験用延長パ
ッケージ2の分岐長を電子回路パッケージ1.11a、
11b e 1 ’I nと同様、lb以下とすること
により駆動源からみな試験用延長パッケージ側をみた負
荷が集中定数負荷にみえる九め、試験用延長パッケージ
2VCよる反射波形の影響をなくすことができる。
(発明の効果) 以上説明し念ように本発明は、試験用延長パッケージに
おいて、被試験パッケージとバックボード配線の間にト
ランシーバ回路を挿入し、トランシーバ回路にイネーブ
ル制御スイッチを設けることにより、トランシーバ回路
とバックボード側端子間を短くして、駆動源から被試験
パッケージ側をみた場合に、集中定数負荷にみえるよう
にすることができるという効果がある。したがって、本
実施例を使用することにより、高速動作をする回路にお
いても反射波形の影響が現われないという効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す斜視図である。 第2図は、81図の実施例のパッケージ内の配線例の一
つをモデル化して示した回路構成図である。 第8図は、第1図の実施例使用時のモジュール内信号伝
送形態例を示す説明図である。 第4図は、従来の試験用延長パネル使用時のモジュール
内信号伝送形頷例を示す説明図である。 第5図は、従来の試験用延長パネル例を示す斜視図であ
る。 1e・・被試験パッケージ 2.12・・Φ試験用延長パッケージ 3拳・・トランシーバ回路 4・・・スイッチ回路 S00.バックボード側端子 6・・・被試験パッケージ側端子 フ・・・ドライバ回路 8、・、レシーバ回路 10・・・モジュール 11111a、11b、11n・・・電子回路パッケー
ジ 13・・・配線

Claims (1)

    【特許請求の範囲】
  1.  複数の電子回路パッケージから構成されるモジュール
    内の任意の試験されるべき電子回路パッケージの入出力
    信号が、それぞれ一対のドライバ回路とレシーバ回路か
    らなるトランシーバ回路に接続され、前記トランシーバ
    回路ごとにドライバ回路あるいはレシーバ回路の動作を
    可能とする手段を備えた試験用延長パッケージ。
JP2241688A 1988-02-02 1988-02-02 試験用延長パツケージ Pending JPH01197671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2241688A JPH01197671A (ja) 1988-02-02 1988-02-02 試験用延長パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2241688A JPH01197671A (ja) 1988-02-02 1988-02-02 試験用延長パツケージ

Publications (1)

Publication Number Publication Date
JPH01197671A true JPH01197671A (ja) 1989-08-09

Family

ID=12082063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2241688A Pending JPH01197671A (ja) 1988-02-02 1988-02-02 試験用延長パツケージ

Country Status (1)

Country Link
JP (1) JPH01197671A (ja)

Similar Documents

Publication Publication Date Title
EP0297821A3 (en) Semiconductor integrated circuit device having gate array and memory
EP0358501A3 (en) Programmable input/output circuit
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
US5796266A (en) Circuit and a method for configuring pad connections in an integrated device
KR960042413A (ko) 데이터 처리 시스템
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
EP0414014B1 (en) Semiconductor device and method of testing the same
JPH01197671A (ja) 試験用延長パツケージ
DE19749600A1 (de) Takttreiberschaltung und integrierte Halbleiterschaltungseinrichtung
JP2505032B2 (ja) 半導体集積回路
JPH01293647A (ja) 半導体装置
JPH0786509A (ja) 半導体集積回路
JPS5819616Y2 (ja) デ−タ伝送路試験器
JP2633692B2 (ja) 半導体試験方法
US5877648A (en) Integrated circuit having a control circuit for controlling connection of monitor points to electrode pads
JPH02105452A (ja) 半導体集積回路の出力回路
KR100535355B1 (ko) 액정모듈용 인터페이스회로
JP2003035750A (ja) 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法
JP3025551B2 (ja) 直流特性試験回路
JP2850818B2 (ja) 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット
JPH04259147A (ja) データ信号伝送方式
JPS6342486A (ja) 試験装置
JPH0668942A (ja) カードエッジコネクタ
JPH01293650A (ja) 集積回路
JPH0319009A (ja) シリアルインターフェース回路