JPH01197834A - Ｖｒａｍ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 多色表示用のＶＲＡＭによって単一色のウィンドウ表示
を行う場合に、ＶＲＡＭ容量を削減できるＶＲＡＭ制御
回路に関し、 単一色領域のＶＲＡＭを１色に対するものと同じ容量に
することができるＶＲＡＭ１＃制御回路を提供すること
を目的とし、 多色表示に対応して複数の画像メモリ　（ＶＲＡＭ）を
具え、単一色のウィンドウ表示が可能なカラー表示装置
において、 該複数のＶＲＡＭにそれぞれ昨−色表示用の単一色領域
を設けるとともに、多色表示時には、各色の表示データ
を各色に対応する複数のＶＲＡＭに同時に書き込むとと
もに、単一色表示時には、単一色のデータを複数の単一
色領域のいずれかに書き込む書き込み制御３′１１回路
と、多色表示時には、各色のＶＲＡＭに書き込まれたデ
ータを読み出して並列に出力するとともに、単一色表示
時には、いずれかの単一色領域に書き込まれたデータを
各色の出力として並列に出力する読み出し制御回路とを
具えて構成される。

〔産業上の利用分野〕

本発明は両像メ、モリ　（ＶＲＡＭ）を制御する回路に
係り、特に、多色表示用のＶＲＡＭによって単一色のウ
ィンドウ表示を行う場合に、ＶＲＡＭ容量を削減できる
ＶＲＡＭ制御回路に関するものである。

カラー表示装置においては、ＶＲＡＭを用いて多色の表
示を行うが、マルチウィンドウ表示の際、あるウィンド
ウにおいて単一色表示を行うことがある。

このように多色表示用のＶＲＡＭによって単一色のウィ
ンドウ表示を行う際に、ＶＲＡＭ容量を削減できること
が要望される。

（従来の技術） 従来のカラー表示装置においては、Ｒ（赤）。

Ｇ（緑）、Ｂ（青）、■　（輝度）等の各カラー情報に
対して、それぞれ独立した系統のＶＲＡＭを有し、それ
ぞれ独立にパラレル／シリアル変換を行って表示するよ
うにしている。

第７図はカラー表示装置の全体的構成の概略を示す図で
ある。同図において１１は中央処理装置（ＣＰ　Ｕ）で
あって、バス１２を経てリードオンリーメモリ　（ＲＯ
Ｍ）１）、ランダムアクセスメモリ　（ＲＡＭ）１４、
デイスプレィ制御回ｈｔ？ｒ　１５等と接続されており
、ＲＯＭ１）に格納されているプログラムによって全体
の動作を制御する。この際ＲＡＭ１４にはＣＰＵＩＩの
動作に応じてデータ等が蓄積される。デイスプレィ制御
回路１５は内部にＶＲＡＭを有し、バス１２を経て受は
取った画像情報をＶＲＡＭに蓄えて、表示信号に変換し
てデイスプレィ１６に対して出力し、デイスプレィ１６
はｑれによって所要の画像表示を行う。

第８図はデイスプレィ制御回路における従来のＶＲＡＭ
制御方式を示したものであって、２１ａ。

２１ｂ、２１ｃ、２１ｄはそれぞれＲ，Ｇ、Ｂ。

■に対するＶＲＡＭ、２２ａ、２２ｂ、２２ｃ。

２２ｄはそれぞれＶＲＡＭ２１ａ、２１ｂ、２１ｃ、２
１ｄの出力をパラレル／シリアル変換するパラレル／シ
リアル（Ｐ／Ｓ）変換回路である。

また第９図は、第８図に示されたＶ　ＲＡ　Ｍ　ｆｔ＋
１７７９方式における１表示アドレス当りの表示データ
と、それによる両面上の表示とを示したものである。

第８図の回路において、Ｒ，Ｇ、　Ｂの３色と輝度情報
ｌとからなる表示を行う場合には、第９図（ａ）に示す
ように１表示アドレスごとに３色と輝度に対応するデー
タを処理し、各データを、それぞれ対応するＶＲＡＭに
同時に書き込む。読み出し時には、各ＶＲＡＭのデータ
は並列に読み出されて、それぞれＰ／Ｓ変換回路におい
てシリアル信号に変換されて、それぞれの出力を生じる
ことによって、第９図中）に示すような画像表示が行わ
れる。すなわち両面においては、Ｒ，Ｇ、Ｂ、Ｉの各デ
ータに対応してそ熟ぞれ赤、緑、青、輝度の表示を行う
ので、各ドツトごとにＲ，Ｇ、Ｂ、ｒのデータを任意に
与えろことによって、多色の画像表示が行われる。

〔発明が解決しようとする課題〕

従来のカラー表示装置においては、Ｒ，Ｇ、Ｂ。

１等の各カラー情報に対してそれぞれ独立した系統のＶ
ＲＡＭを有し、独立にパラレル／シリアル変換して表示
を行うようにしていた。

そのためマルチウィンドウ表示を行う際にあるウィンド
ウを単一色表示とする場合には、画素の有無だけを示せ
ば良いためそのウィンドウについての両面の記憶装置は
１系統のＶＲＡＭで十分であるに拘らず複数のＶＲＡＭ
が使用され、従ってＶＲＡＭの使用効率が低下するとい
う問題があった。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、単一色表示ａｆｆ域のＶＲＡＭを１色
に対するものと同じ容量にすることができるＶＲＡＭ制
御回路を提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理的構成を示したものであって、多
色表示に対応して複数のＶＲＡＭＩを具え、単一色のウ
ィンドウ表示が可能なカラー表示装置において、複数の
ＶＲＡＭＩにそれぞれ単一色領域２を設けるとともに、
書き込み制御回路３と、読み出し制御回路４とを具えた
ものである。

単一色領域２は、単一色表示データを記憶するものであ
る。

書き込み制御回路３は、多色表示時には、各色の表示デ
ータを各色に対応する複数のＶＲＡＭＩに同時に書き込
むとともに、単一色表示時には、単一色のデータを複数
の単一色領域２のいずれかに書き込む制御を行うもので
ある。

読み出し制御回路４は、多色表示時には、各色のＶＲＡ
ＭＩに書き込まれたデータを読み出して並列に出力する
とともに、単一色表示時には、いずれかの単一色領域２
に書き込まれたデータを各色の出力として並列に出力す
る制御を行うものである。

〔作　用〕

多色表示に対応して複数のＶＲＡＭを具えているととも
に、単一色のウィンドウ表示も可能なカラー表示装置に
おけるＶＲＡＭ制御回路の回路規模を削減する。

そのため複数のＶＲＡＭにそれぞれ単一色表示用の単一
色領域を設けるとともに、書き込み制御回路を設けて、
ＶＲＡＭに対する表示データの書き込み時、多色表示を
行う際は、各色の表示データを各色に対応して設けられ
ている複数のＶＲＡＭに同時に書き込むとともに、単一
色表示を行う際は、単一色のデータを複数の単一色領域
のいずれかに書き込むようにする。そしてＶＲＡＭのデ
ータを読み出して表示を行う際、多色表示時には、各色
のＶＲＡＭに書き込まれたそれぞれのデータを読み出し
て並列に表示装置に対して出力することによって、多色
の表示を行う。また単一色表示時には、いずれかの単一
色領域に書き込まれているデータを読み出して各色の出
力として並列に出力することによって、単一色の表示を
行う。

本発明では、単一色のウィンドウ表示を行う場合に、多
色用の複数のＶＲＡＭを使用することなく、いずれかの
ｍ−色領域を使用するので、単一色表示のためのＶＲＡ
Ｍ容量は１／色数となり、従ってＶＲＡＭ容量を削減で
きる。

〔実施例〕

第２図は本発明の一実施例を示す図であって、Ｒ，Ｇ、
Ｂの３色と輝度Ｉのカラー表示装置の場合を例示し、３
１ａ〜３１ｄは多色表示用のＶＲＡＭ、３２は単一色表
示用のＶＲＡＭである。ＶＲＡＭ３２における各色と輝
度Ｉに対応する部分（Ｒ）、　　（Ｇ）、　　（Ｂ）、
　　（１）は、それぞれ多色表示用ＶＲＡＭ３１ａ−３
１ｄの一部に設けられている。３３はアドレスデコーダ
、３４．３５はそれぞれアドレスデコーダ３３のゲート
信号によって動作する書き込み制御回路および読み出し
制御回路、３６ａ〜３６ｄはパラレル／シリアル変換回
路である。

また第３図は第２図に示された実施例における　・多色
表示時と単一色表示時の、１表示アドレス当りの表示デ
ータを示す図である。

アドレスデコーダ３３は表示アドレスに応じてゲート信
号を発生して、書き込み制御回路３４と読み出し制御回
路３５とを制御する。多色表示時には表示データＲ，Ｇ
、Ｂ、Ｔは、書き込み制御回路３４を経て、第８図に示
された従来例の場合と同様に、それぞれＶＲＡＭ３１８
〜３１ｄに書き込まれ、またそれぞれ独立に読み出され
ることによって、Ｒ，Ｇ、Ｂ、Ｉの各データの出力を生
じる。この場合の表示データは第３図（８）に示される
ように、従来例の場合と同じになる。

単一色表示時には、書き込み制御回路３４は表示データ
Ｒ，（”、、　Ｆｌ、　　Ｔを、中−色表示用のＶＲＡ
Ｍ３２におけるそれぞれＲ，Ｇ、Ｂ、Ｉの領域に書き込
むように制御する。この場合ＶＲＡＭ３２におけるＲ、
Ｇ、＋１．Ｔの各領域には、１ドツトに対してｌ系統の
みが書き込まれる。すなわちＲＯ，ＧＯ，８０，１０の
各データは多色表示の場合は、同一アドレスでそれぞれ
のＶＲＡＭに書き込まれるが、単一色表示の場合は、別
々のアドレスとし、１表示アドレス当りの書き込みデー
タを４ドツトに制限する。また読み出し時にはＶＲＡＭ
３２におけるＲ、Ｇ、Ｂ、Ｉのいずれかにデータがあれ
ば、Ｐ／Ｓ変換回路３６ａ〜３６ｄのずべてに入力デー
タがあるように読み出し制御回路３５において制御が行
われる。第３図（ｈ）においては、表示データＲＯ，Ｇ
ｏ、ＢＯ，ＴｏはＶＲＡＭ３２のＲ，Ｇ、Ｂ、Ｉの領域
に１ドツトにつき１ビツトのデータとして書き込まれて
出力を生じることが示されている。

なおいずれの場合も、Ｒ，Ｇ、Ｂ、Ｉの各出力はＰ／Ｓ
変換回路３６ａ〜３６ｄを経てシリーズ信号に変換され
、１表示アドレス当り４ドツトの出力を生じる。各ドツ
トに対する表示は、多色表示の場合はＲ，Ｇ、Ｂ、Ｔの
それぞれのデータに対応して生じ、単一色表示の場合は
Ｒ，Ｇ、Ｂ。

■に同時に出力を生じることによって単一色（白。

黒）となる。

従って第２図の実施例では、単一色表示を行う際のＶＲ
ＡＭの容量は１／色数＋輝度となり、１色に対するＶＲ
ＡＭの容量分だけあればよいことになる。

第４図は書き込み制御回路３４の構成例を示したもので
あって、３３はアドレスデコーダ、６１〜Ｇ４．Ｇ６〜
Ｇ９はゲート、Ｇ５．Ｇ２０〜Ｇ２３はオア回路である
。

また第５図はアドレスデコーダにおけるアドレスとゲー
ト信号出力との関係を示したものである。

アドレスデコーダ３３は、ＣＰＵから与えられる表示ア
ドレスａ０〜ａ１６における下位ａｌ”’ａ１ｇによっ
て、第５図に示すようなゲート信号ＳＯ〜Ｓ４を発生す
る。

多色表示時には、ゲー）０６〜Ｇ９はすべてオフとなり
、ゲー）Ｇｌ〜Ｇ４はすべてオンであって、従って表示
データＲ，Ｇ、Ｂ、Ｔはそれぞれ出力側へ伝達されて、
前述のようにそれぞれＶＲＡＭ３１ａ〜３１ｄに書き込
まれる。単一色表示時には、ゲートＧ１〜Ｇ４はすべて
オフとなり、ゲー）０６〜Ｇ９はゲート信号８１〜Ｓ４
に応じていずれかがオンとなる。表示データはＲ，Ｇ。

Ｂ、■のいずれか出力された場合もオア回路Ｇ５を経て
ゲートＧ６〜Ｇ９に与えられ、ゲート信号８１〜Ｓ４に
応じてオンになっているゲートを経てＶＲＡＭ３２にお
ける対応する令頁域に書き込まれる。この際、アドレス
デコーダ３３からのゲート信号ＳＯ〜Ｓ４を用いて、オ
ア回路０２０〜Ｇ２３において各ＶＲＡＭ３１　ａ　〜
３１　ｄに対するライトイネーブル信号ＷＥＲ，ＷＥｃ
　、ＷＥｓ　。

ＷＥ、を発生する。この場合の各信号のタイミングは、
データＲ，Ｇ、Ｂ、Ｉの入力タイミングに同期している
信号５ｌ−３４を、多色、単色の識別信号ＳＯでゲート
することにより作成される。

第６図は読み出し制御回路３５の構成例を示し、ＧＩ　
０−Ｇｌ　３．Ｇｌ　５〜Ｇ１８，０１９〜Ｇ２２はゲ
ート、■はインバータである。

多色表示時には、信号ＳＯによりゲートＧ１５〜Ｇ１Ｂ
はすべてオンとなり、信号ＳＯによりゲートＧ１９〜Ｇ
２２はすべてオフとなって、ＶＲＡＭ３１ａ　〜３１ｄ
のＲ，Ｇ、Ｂ、Ｔのデータがそれぞれ出力される。

単一色表示時にはゲート０１５〜Ｇ１８はすべてオフと
なり、ゲート０１９〜Ｇ２２はすべてオンとなって、信
号３１−３４によってゲー１−ＧｌＯ−Ｇ１）のいずれ
かがオンとなると、Ｒ，Ｇ。

Ｂ、Ｉのすべて番に出力を生じる。この場合はＲ２Ｏ，
Ｂ、Ｉのすべてに出力を生じまたは生じないことによっ
て、両面においては内または黒のドツトが表示される。

この回路においてゲートＧ１５〜０１８．Ｇ１９〜Ｇ２
２は、インピーダンス調整もかねることができろ。

〔発明の効果〕

以と説明したように本発明によれば、多色表示の表示回
路において単一色表示を行う場合に、単一色表示領域、
のＶＲＡＭを従来の場合と比べて１／色数＋輝°度にす
ることができるので、メモリ規模の縮減上有効である。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例の構成を示す図、第３図は第２図の実施例に
おける１表示アドレス当りの表示データを示す図、 第４図は書き込み制御回路の構成例を示す図、第５図は
アドレスデコーダの入出力信号を示す図、 第６図は読み出し制御回路の構成例を示す図、第７図は
カラー表示装置の全体構成の概略を示す図、 第８図は従来のＶＲＡＭ制御方式を示す図、第９図は第
８図のＶＲＡＭ制御方式における１表示アドレス当りの
表示データと、その画像表示とを示す図である。 ３１　ａ　〜３１　ｄ、　　３２−画像メモリ（ＶＲＡ
Ｍ）３３・・・アドレスデコーダ ３４・・・書き込み制御回路 ３５・・・読み出し制御回路 ３６ａ〜３６ｄ・・・パラレル／シリアル（Ｐ／Ｓ）変
ＩＱ回路 特許出願人　　富　士　通　株式会社 代理人　弁理士　玉　蟲　久五部 （外１名） 本発明の原理的構成ξ示す図 第　　１　　図 ｐ慨 ４．ｊｆＩｌ；　　表示アドレスによりマスク第２図の
実施例にδける１表示アドレス当ｌこりの表示テ′−夕
を示す図 第　　３　　図 ＧＩＯ−Ｇ１）．ＧＩＳ−Ｇ１８．Ｇ１９−Ｇ２２−・
・ゲート　　　Ｉ・・・インバータ読み出し制御回路の
構成例を示す口 笛　　６　図 カラー表示装置の全体的構成を示す図 ヤ　　　　　　　　　　　屹

Claims (1)

1. 【特許請求の範囲】 　多色表示に対応して複数の画像メモリ（以下ＶＲＡＭ
   と略す）（１）を具え、単一色のウィンドウ表示が可能
   なカラー表示装置において、 該複数のＶＲＡＭ（１）にそれぞれ単一色表示用の単一
   色領域（２）を設けるとともに、 多色表示時には、各色の表示データを各色に対応する複
   数のＶＲＡＭ（１）に同時に書き込むとともに、単一色
   表示時には、単一色のデータを前記複数の単一色領域（
   ２）のいずれかに書き込む書き込み制御回路（３）と、 多色表示時には、各色のＶＲＡＭ（１）に書き込まれた
   データを読み出して並列に出力するとともに単一色表示
   時には、前記いずれかの単一色領域（２）に書き込まれ
   たデータを各色の出力として並列に出力する読み出し制
   御回路（４）と を具えてなることを特徴とするＶＲＡＭ制御回路。