JPH01200815A - ディジタルフィードバック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明ディジタルフィードバック回路を以下の項目に従
って説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来技術［第３図］ Ｄ　発明か解決しようとする問題点［第４図コＥ　問題
点を解決するための手段 Ｆ　実施例［第１図及び第２図］ Ｆ−１第１の実施例［第１図］ ａ　回路 ｂ９動作 Ｆ−２第２の実施例［第２図コ Ｇ　発明の効果 （Ａ、ａ業上の利用分舒） 本発明は新規なディジタルフィードバック回路に関する
。詳しくは、帰還部に遅延素子を有するディジタルフィ
ードバックループの前段にオーバーサンプリング手段を
設けることにより出力値の安定化と位相まわりによる影
響の低減を図ることのできるディジタルフィードバック
回路を提供しようとするものである。

（Ｂ　発明の概要） 本発明ディジタルフィードバック回路は、帰還部に遅延
素子を有するディジタルフィートパックループの前段に
オーバーサンプリング手段を設けることにより、フィー
ドバックループ中に遅延素子を挿入することによる位相
まわりの影響を低減し、安定な出力を得ることかできる
ようにしたものである。

（Ｃ従来技術）［第３図］ 第３図は従来のループ内に遅延素子を有しないディジタ
ルフィードバック回路ａを示すものである。

ｂは加算器であり人力信号はラッチ用の遅延素子Ｃを介
して人力され、加算器すの出力は利得−１の増幅器ｄ及
び乗算器ｅを介して再び加算器すに戻るようにされてい
る。

ｆは出力側に設けられたラッチ用の遅延素子である。

（Ｄ、発明が解決しようとする問題点）［第４図］ しかしながら、前記したような回路ではフィードバック
ループ中に遅延素子がないため、１サンプリング期間内
における出力値が乗算器ｅを介してフィードバックされ
再び加算器すに入ることになり出力値に影響を及ぼして
しまい、出力値が定まらなくなってしまうという問題が
ある。

そこで第４図のように乗算器ｅと加算器すとの間に遅延
素子ｇを介挿することか考えられる。

このようにすることによって、出力値は定まるが、今度
はフィードバックされる値の位相まわりに問題か生じる
ことになる。例えば、オーディオ帯域において標本化周
波数ｆ、　＝４４．１ＫＨ２、可聴周波数最大値ｆＭａ
ｘ＝２０にＨ２の場合、位相まという無視できないレベ
ルになってしまうことになる。

（Ｅ　問題点を解決するための手段） そこで、本発明ディジタルフィードバック回路は上記し
た問題点を解決するために、ディジタルフィードバック
ループの帰還部に遅延素子を挿入すると共に、その前段
にオーバーサンプリング手段を設けたものである。

従って、本発明によれは、ディジタルフィードバック中
に遅延素子を有するので出力値が安定するたけでなく、
その前段に設けられたオーバーサンプリング手段により
規定の標本化周波数に対して数倍のオーバーサンプリン
グがなされるためディジタルフィードバックループにお
ける位相まわりの影響を著しく低減させることが可能と
なる。

（Ｆ、実施例）［第１図及び第２図］ 以下に本発明ディジタルフィードバック回路の詳細を添
附図面に示した各実施例に従って説明する。

（Ｆ−１，第１の実施例）［第１図］ 第１図は本発明ディジタルフィードバック回路の第１の
実施例１を示すものである。

（ａ　回路） ２はＡ／Ｄ変換器である。人力されたアナログ信号をデ
ィジタル化するために設けられている。

３はラッチ用の遅延素子てあり、タイミング調整用に設
けられている。

４は加算器である。

５は利得−１の増幅器であり、加算器４からの出力か入
力される。

６は係数βの乗算器であり、増幅器５の出力信号か本線
上て分枝された後人力されるようにされている。

７は遅延素子であり、乗算器６からの出力信号が入力さ
れると共に、該乗算器６の出力信号が加算器４に入力さ
れるようにされている。

これによって、加算器４−増幅器５−乗算器６−遅延素
子７−加算器４というフィードバックループか形成され
ることになる。

８はラッチ用の遅延素子であり、上記したフィードバッ
クループの後に設けられている。

尚、Ａ／Ｄ変換器２、遅延素子３．７．８のりロック入
力端子には規定の標本化周波数（ｆｓとする。）のｎ倍
の周波数信号ｎｆｓが人力されるようにされている。

（ｂ　動作） しかして、本発明ディジタルフィードバック回路の実施
例１の動作は以下のようになる。

人力信号は先ずＡ／Ｄ変換器２によりＡ／Ｄ変換された
後、遅延素子３、上記したフィードバックループ、遅延
素子８を通って出力されることになるが、標本化周波数
がｎｆｓとされているため規定の標本化周波数のｎ倍の
周波数による標本化波形を作出する、所謂ｎ倍のオーバ
ーサンプリングか行なわれ、これによって遅延素子７に
よる位相まわりかｎ分の１に低減されることになる。

例えば、ｆ　ｓ　”　４４．１　ＫＨｚに対して８倍の
オーバーサンプリングを行なう場合には、位相まわりか
可聴周波数最大値２０　ＫＮ、に換算して３　　ｘ　　
４　４．　１ ことになる。

（Ｆ−２第２の実施例）［第２図コ 第２図は本発明ディジタルフィードバック回路の第２の
実施例ＩＡを示すものである。

尚、この第２の実施例に示すディジタルフィードバック
回路ＩＡかが前記第１の実施例に示したディジタルフィ
ードバック回路１と相違するところはオーバーサンプリ
ング用のフィルタを使用している点たけてあり、相違す
る部分についてのみ説明し、相違しない部分については
、その各部に第１の実施例における同様の部分に使用し
た符号と同じ符号を付することによって説明を省略する
。

９はＡ／Ｄ変換器であり、クロックとして規定の標本化
周波数ｆｓの信号か人力される。

１０はオーバーサンプリング用のフィルタであり、第２
図（Ｂ）に示されるように非巡回型（Ｆ　Ｉ　Ｒ）のデ
ィジタルフィルタを使用することかできる。図はｎ次の
ＦＩＲフィルタを示しており、入力信号はシリアルに接
続された遅延素子１１．１１．１１、・・・に順次人力
され、各々の遅延素子１２．１２．１２、・・・の出力
は係数の異なる乗算器１２．１２．１２、・・・により
重み付けされた後加算器１３に人力されて加算合成され
ラッチ用の遅延素子１４を介して出力されることになる
。

従って、規定の標本化周波数ｆ５に対して２倍のオーバ
ーサンプリングを行なう場合にはフィルタ１０の標本化
周波数を２ｆ５として遅延時間を規定の標本化周波数１
周期（１／　ｆ　ｓ　）の半分にとり、これに零を挿入
した後フィルタで他の値との相関をとって補間すること
により、周波数２ｆＳによる標本化波形を得ることがで
きる。

尚、このようなフィルタを数段設けることにより４倍、
８倍、・・・のオーバーサンプリングを行なうことがで
きることは勿論である。

（Ｇ　発明の効果） 以上に記載したところから明らかなように、本発明ディ
ジタルフィードバック回路は、帰退部に遅延素子を有す
るディジタルフィートパックループの前段にオーバーサ
ンプリング手段を設けたことを特徴とする。

従って、本発明によれば、ディジタルフィードバックル
ープ中に遅延素子か設けられているため出力値が確定す
ると共に、前段に設けられたオーバーサンプリング手段
により遅延素子挿入による位相まわりの影舌を低減する
ことができる。

尚、本発明は例えば、ノイズリダクション装置における
エンコーダあるいはデコータに適用することができるが
、このような適用例に限らずディジタルフィードバック
を利用した各種の装置に応用することが可能である。

【図面の簡単な説明】

第１図は本発明ディジタルフィードバック回路の第１の
実施例を示すブロック線図、第２図は第２の実施例を示
すものてあり、（Ａ）は全体のブロック線図、（８）は
オーバーサンプリング用のフィルタの一例を示すブロッ
ク線図、第３図は従来のディジタルフィードバック回路
を示すブロック線図、第４図は改良案を示すブロック線
図である。 符号の説明 １・・・ディジタルフィードバック回路、７・・・遅延
素子、 ＩＡ・・・ディジタルフィードバック回路、１０・・・
オーバーサンプリング手段 比　願　人　ソニー株式会社 才４図

Claims (1)

【特許請求の範囲】
1. 帰還部に遅延素子を有するディジタルフィードバックル
   ープの前段にオーバーサンプリング手段を設けたことを
   特徴とするディジタルフィードバック回路