JPH01205329A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH01205329A JPH01205329A JP3039688A JP3039688A JPH01205329A JP H01205329 A JPH01205329 A JP H01205329A JP 3039688 A JP3039688 A JP 3039688A JP 3039688 A JP3039688 A JP 3039688A JP H01205329 A JPH01205329 A JP H01205329A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- data
- multiplication
- mantissa data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はデジタル信号処理回路に用いられる乗算器に
関する。
関する。
（従来の技術）
従来のデジタル信号処理回路において、２信号の乗算処
理は固定小数点方式で行っている。この固定小数点方式
では、第２図に示すように乗算器１にビット長ｉ、ｊの
信号を人力する場合、乗算出力のビット長をｉ＋ｊとし
なければ出力信号に対する入力信号の階長を保証するこ
とができない。このため、上記方式を用いたデジタル信
号処理回路では、一定の乗算精度を得るために回路が大
規模になっていた。また、使用する乗算器によって入カ
ビット数が決まってしまうので、小さな値（レベルが小
さい）の信号を乗算する場合には乗算器の出力に釘効桁
を保証することができなかった。
理は固定小数点方式で行っている。この固定小数点方式
では、第２図に示すように乗算器１にビット長ｉ、ｊの
信号を人力する場合、乗算出力のビット長をｉ＋ｊとし
なければ出力信号に対する入力信号の階長を保証するこ
とができない。このため、上記方式を用いたデジタル信
号処理回路では、一定の乗算精度を得るために回路が大
規模になっていた。また、使用する乗算器によって入カ
ビット数が決まってしまうので、小さな値（レベルが小
さい）の信号を乗算する場合には乗算器の出力に釘効桁
を保証することができなかった。
（発明が解決Ｃようとする課題）
以上のべたように従来の乗算処理では一定の乗算精度を
得るのに回路が大規模となり、また入力信号の鎖が小さ
い場合には必要な有効桁を保証することかできなかった
。
得るのに回路が大規模となり、また入力信号の鎖が小さ
い場合には必要な有効桁を保証することかできなかった
。
この発明は上記のような課題を解決するためになされた
もので、比較的小規模な回路構成で一定の乗算精度をｊ
することかでき、入力信号の値にかかわらず必要なａ効
Ｈテを保証することのできる乗算器を提供することを目
的とする。
もので、比較的小規模な回路構成で一定の乗算精度をｊ
することかでき、入力信号の値にかかわらず必要なａ効
Ｈテを保証することのできる乗算器を提供することを目
的とする。
［発明の１＋１４成］
（課題を解決するための手段）
上記課ｊｊを解決するためにこの発明に係る乗算器は、
ｌビットのデータから有効桁以下の上位Ω （ｐ≦１）
ビットを仮数データとして取出す第１の反数データ抽出
回路と、前記ｌビットのデータの有効桁を指数値として
取出す第１の指数値抽出回路と、」ビットのデータから
有効桁以下の上ＢＬｍＣｍ≦ノ）ビットを仮数データと
して取出す第２の仮数データ抽出回路と、前記」ビット
のデータの有効桁を指数値として取出す第２の指数値抽
出回路と、前記第１及び第２の指数値抽出回路で得られ
た各指数値を加算する加算回路と、前記第１及び第２の
０１２数デ一タ抽出回路で得られた各仮数データを乗算
して上位Ωビットを出力する乗算回路と、この乗算回路
で得られた乗算データを前記加算回路の出力値付ビット
シフトするビットシフト回路とを具備して構成される。
ｌビットのデータから有効桁以下の上位Ω （ｐ≦１）
ビットを仮数データとして取出す第１の反数データ抽出
回路と、前記ｌビットのデータの有効桁を指数値として
取出す第１の指数値抽出回路と、」ビットのデータから
有効桁以下の上ＢＬｍＣｍ≦ノ）ビットを仮数データと
して取出す第２の仮数データ抽出回路と、前記」ビット
のデータの有効桁を指数値として取出す第２の指数値抽
出回路と、前記第１及び第２の指数値抽出回路で得られ
た各指数値を加算する加算回路と、前記第１及び第２の
０１２数デ一タ抽出回路で得られた各仮数データを乗算
して上位Ωビットを出力する乗算回路と、この乗算回路
で得られた乗算データを前記加算回路の出力値付ビット
シフトするビットシフト回路とを具備して構成される。
（作用）
上記構成による乗算器は、固定小数点方式のｌビット、
ｊビットの各人力（５号からそれぞれ仮数データと指数
値を抽出してｌ♀動小数点方式の信号に変換し、各人力
信号の仮数データ同志を乗算した後、その乗算結果を各
入力信号の指数値の和分たけビットシフト回路て、一定
の乗算精度を保証した固定小数点方式の乗算結果を得る
。
ｊビットの各人力（５号からそれぞれ仮数データと指数
値を抽出してｌ♀動小数点方式の信号に変換し、各人力
信号の仮数データ同志を乗算した後、その乗算結果を各
入力信号の指数値の和分たけビットシフト回路て、一定
の乗算精度を保証した固定小数点方式の乗算結果を得る
。
（実施例）
以下、第１図を参照してこの発明の一実施例を説明する
。
。
第１図はノ（にビット長にの２つの固定小数点方式の入
力１６号Ａ、Ｂを乗算し、その乗算結果から有効桁とな
るビット長ｍの出力信号Ｃを得る場合の１１．ｊ成を示
すものである。
力１６号Ａ、Ｂを乗算し、その乗算結果から有効桁とな
るビット長ｍの出力信号Ｃを得る場合の１１．ｊ成を示
すものである。
まず、人力信号Ａは仮数データ抽出回路１１及びｊ１１
数値抽出回路１２に人力され、また人力信号Ｂは仮数デ
ータ抽出回路１３及び指数値抽出回路１４に人力される
。
数値抽出回路１２に人力され、また人力信号Ｂは仮数デ
ータ抽出回路１３及び指数値抽出回路１４に人力される
。
仮数データ抽出回路１１．１３は共に入力信号Ａ。
Ｂの有効桁以下の上位Ω （ｇ≦１０ビットを浮動小数
点方式の仮数データとして取出すもので、入力信号Ａ、
Ｂか符号付の信号かまたは符号無しの信号か１ビツトの
信号で指定することにより、符号付／？コ号無しのどち
らにも対応できる。
点方式の仮数データとして取出すもので、入力信号Ａ、
Ｂか符号付の信号かまたは符号無しの信号か１ビツトの
信号で指定することにより、符号付／？コ号無しのどち
らにも対応できる。
指数値抽出回路１２．１４は共に入力信号Ａ、Ｂの有効
桁をｌｆ、動小数点方式の指数値として取出すもので、
入力信号Ａ、Ｂが符号付の信号かまたは符号無しの信号
か１ビツトの信号で指定することにより、どちらにも対
応できる。
桁をｌｆ、動小数点方式の指数値として取出すもので、
入力信号Ａ、Ｂが符号付の信号かまたは符号無しの信号
か１ビツトの信号で指定することにより、どちらにも対
応できる。
各仮数データ抽出回路１１． １３で抽出されたΩビッ
トの仮数データは乗算回路１５に人力され、各指数値抽
出回路１２．１４で抽出された指数値は加算回路１６に
人力されろ。
トの仮数データは乗算回路１５に人力され、各指数値抽
出回路１２．１４で抽出された指数値は加算回路１６に
人力されろ。
乗算回路Ｉ５は固定小数点方式の乗仲器で（Ｉ′４成さ
れ、２つのΩビット人力を乗算し、その乗算結果の上（
ｎｆｔビットを取出して出力するもので、その出力デー
タはビットシフト このビットシフト回路１７は人力データを上記加算回路
の加算結県分ビットシフトして上位ｍビットの信号を出
力するものである。
れ、２つのΩビット人力を乗算し、その乗算結果の上（
ｎｆｔビットを取出して出力するもので、その出力デー
タはビットシフト このビットシフト回路１７は人力データを上記加算回路
の加算結県分ビットシフトして上位ｍビットの信号を出
力するものである。
上記構成において、以下その動作について説明する。
上記乗算器は、固定小数点方式の１ビツト、ｌビットの
各入力信号Ａ，Ｂがら仮数データ抽出回路ＩＬ １３に
よってそれぞれｆｉ数データを抽出し、指数値抽出回路
１２． １４によってそれぞれ指数値を抽出して浮動小
数点方式の信号に変換する。この際、Ｏｉ数データ抽出
回路１１． １３では乗算精度を保１址するのに必要な
上位ｌビットのデータのみを出力する。各人力１ｇ号Ａ
，Ｂの仮数データは乗算回路１５によって乗算されるが
、その乗算結果も上位Ωビットのデータのみを出力する
。これによって乗算回路Ｉ５の入出力前後で同じ演算精
度を保持することができる。このΩビットの演算出力は
ビットシフト回路１７に人力され、各入力＋３号Ａ、Ｂ
の指数値の和分たけビットシフトされる。これによって
一定の乗算精度を保証した固定小数点方式のＩｎビット
（ｍ≧Ω）の乗算結果Ｃを得ることができる。
各入力信号Ａ，Ｂがら仮数データ抽出回路ＩＬ １３に
よってそれぞれｆｉ数データを抽出し、指数値抽出回路
１２． １４によってそれぞれ指数値を抽出して浮動小
数点方式の信号に変換する。この際、Ｏｉ数データ抽出
回路１１． １３では乗算精度を保１址するのに必要な
上位ｌビットのデータのみを出力する。各人力１ｇ号Ａ
，Ｂの仮数データは乗算回路１５によって乗算されるが
、その乗算結果も上位Ωビットのデータのみを出力する
。これによって乗算回路Ｉ５の入出力前後で同じ演算精
度を保持することができる。このΩビットの演算出力は
ビットシフト回路１７に人力され、各入力＋３号Ａ、Ｂ
の指数値の和分たけビットシフトされる。これによって
一定の乗算精度を保証した固定小数点方式のＩｎビット
（ｍ≧Ω）の乗算結果Ｃを得ることができる。
したがって、上記構成による乗算器は、固定小数点方式
の人力信号を有効桁に応じてｉｆ動小数点方式の信号に
変換した後に乗算し、その乗算結果をａ効桁に応じてビ
ットシフトして固定小数点方式の信号に戻すので、人力
信号の大きさにかかわらず常に一定の乗算精度を保証す
ることができ、さらに構成する乗算回路の規模を縮小化
することかできる。
の人力信号を有効桁に応じてｉｆ動小数点方式の信号に
変換した後に乗算し、その乗算結果をａ効桁に応じてビ
ットシフトして固定小数点方式の信号に戻すので、人力
信号の大きさにかかわらず常に一定の乗算精度を保証す
ることができ、さらに構成する乗算回路の規模を縮小化
することかできる。
尚、上記実施例では人力信号のビット長が同じ場合につ
いて説明したが、互いにビット長が異なる場合でも、ま
ったく同様に実施可能であることは言うまでもない。
いて説明したが、互いにビット長が異なる場合でも、ま
ったく同様に実施可能であることは言うまでもない。
［発明の効宋］
以上のようにこの発明によれば、比較的小規模な回路（
１１４成で一定の乗算精度がｍられ、入力信号の値にか
かわらり゛必要な−Ｕ効Ｈｉを保証することのできる乗
算：ＩＸを提供することかできる。
１１４成で一定の乗算精度がｍられ、入力信号の値にか
かわらり゛必要な−Ｕ効Ｈｉを保証することのできる乗
算：ＩＸを提供することかできる。
４、図面のｆ！Ｙ＋ １１な説明
第１図はこの発明に係る乗算器の一実施例を示すブロッ
ク回路図、第２図は従来のデジタル信号処理回路の乗呻
器の構成を示すブロック回路図である。
ク回路図、第２図は従来のデジタル信号処理回路の乗呻
器の構成を示すブロック回路図である。
ＩＩ、 ＋３・・仮数データ抽出回路、１２．１４・・
・指数呟抽出回路、１５・・・乗算回路、ＩＧ・・・加
算回路、１７・・・ビットシフト回路。
・指数呟抽出回路、１５・・・乗算回路、ＩＧ・・・加
算回路、１７・・・ビットシフト回路。
出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 ｉビットのデータから有効桁以下の上位ｌ （ｌ≦ｉ）ビットを仮数データとして取出す第１の仮数
データ抽出回路と、前記ｉビットのデータの有効桁を指
数値として取出す第１の指数値抽出回路と、ｊビットの
データから有効桁以下の上位ｍ（ｍ≦ｊ）ビットを仮数
データとして取出す第２の仮数データ抽出回路と、前記
ｊビットのデータの有効桁を指数値として取出す第２の
指数値抽出回路と、前記第１及び第２の指数値抽出回路
で得られた各指数値を加算する加算回路と、前記第１及
び第２の仮数データ抽出回路で得られた各仮数データを
乗算して上位ｌビットを出力する乗算回路と、この乗算
回路で得られた乗算データを前記加算回路の出力値分ビ
ットシフトするビットシフト回路とを具備する乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039688A JPH01205329A (ja) | 1988-02-12 | 1988-02-12 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039688A JPH01205329A (ja) | 1988-02-12 | 1988-02-12 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205329A true JPH01205329A (ja) | 1989-08-17 |
Family
ID=12302766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039688A Pending JPH01205329A (ja) | 1988-02-12 | 1988-02-12 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126377A1 (ja) * | 2005-05-25 | 2006-11-30 | Matsushita Electric Industrial Co., Ltd. | 行列演算装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190527A (ja) * | 1986-02-18 | 1987-08-20 | Oki Electric Ind Co Ltd | デイジタル信号処理プロセツサ |
-
1988
- 1988-02-12 JP JP3039688A patent/JPH01205329A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190527A (ja) * | 1986-02-18 | 1987-08-20 | Oki Electric Ind Co Ltd | デイジタル信号処理プロセツサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126377A1 (ja) * | 2005-05-25 | 2006-11-30 | Matsushita Electric Industrial Co., Ltd. | 行列演算装置 |
| JPWO2006126377A1 (ja) * | 2005-05-25 | 2008-12-25 | 松下電器産業株式会社 | 行列演算装置 |
| JP4738408B2 (ja) * | 2005-05-25 | 2011-08-03 | パナソニック株式会社 | 行列演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN119645346A (zh) | 一种混合精度的乘加运算硬件 | |
| JP3345894B2 (ja) | 浮動小数点乗算器 | |
| CN115544447A (zh) | 一种点积运算装置 | |
| CA2530015C (en) | Division and square root arithmetic unit | |
| US4590584A (en) | Method and system for processing exponents in floating-point multiplication | |
| US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
| JPH01205329A (ja) | 乗算器 | |
| Wang et al. | A new redundant binary number to 2's-complement number converter | |
| KR20040033198A (ko) | 부동소수점의 곱셈 및 누산장치 | |
| JPS6027024A (ja) | 演算装置 | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| KR950001055B1 (ko) | 승산방법 및 회로 | |
| Wang et al. | The implementation of an efficient and high-speed inner-product processor | |
| JP3190826B2 (ja) | 積和演算装置 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| KR0154773B1 (ko) | 두 수의 차로써 표현되는 숫자를 위한 곱셈기 | |
| US5923888A (en) | Multiplier for the multiplication of at least two figures in an original format | |
| KR100295646B1 (ko) | 왈리스 트리를 이용한 곱셈방법 | |
| JP2551037B2 (ja) | 逆数演算回路 | |
| JP2002344316A (ja) | 非線形量子化装置および非線形量子化方法、並びに非線形量子化プログラム | |
| JPH03100722A (ja) | 精度変換命令の処理方式 | |
| JPH0659862A (ja) | 乗算器 | |
| JPS6359170B2 (ja) | ||
| JP2901463B2 (ja) | 加算装置 | |
| JP2890412B2 (ja) | 符号変換回路 |