JPH01205347A - Ｉ／ｏ割込みをシミュレートする装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔関連出願〕 本出願人に譲渡された１９８６年１月１７日に米国で特
許出願され出願係属中のシリアル番号第８２０４５１の
「仮想ターミナル・サブシステム」。

本出願人に譲渡された１９８８年２月１日に米国で特許
出願され出願係属中のシリアル番号第１５１１３６号の
ｒＣＰＵプロセッサをシミュレートするための条件コー
ド・グラフ解析」。

本出願人に譲渡された１９８８年２月１日に米国で特許
出願され出願係属中のシリアル番号第１５１１３７号の
「シミュレートされたＣＰＵプロセッサ中のダイナミッ
ク転送制御命令アドレスの翻訳」。

本出願人に譲渡された１９８８年２月１日に米国で特許
出願され出願係属中のシリアル番号第１５１１３５号の
ｒｃＰＵプロセッサをシミュレートする方法及びシステ
ム内でのメモリ・マツピングと特別書込検出」。

本特許出願書類の開示部分の一部は著作権法により保護
を受ける部分を含んでいる。著作権者は、特許庁の包装
または記録に表わされるままでの、特許出願書類及び開
示部分の複製に関しては異議を持たないが、それ以外の
いかなる場合においても全ての著作権を留保するもので
ある。

〔産業上の利用分野〕

この発明は、入力／出力装置を持つ第１のデータ処理シ
ステムの特定の第１プロセツサのために書かれたアプリ
ケーション（適用業務）を実行するデータ処理システム
に関する。より詳細には、第１プロセツサとは異なる第
２プロセツサを有し第１データ処理システムの入力／出
力装置が取付けられた第２データ処理システムにおいて
、前述のアプリケーションを実行するために、第１デー
タ処理システムのＩ／Ｏ割込みをシミュレート（横梁）
する方法及び装置に関する。

〔従来技術〕

コンピュータ技術の進歩は、処理システムのプロセッサ
（中央処理ユニット（ＣＰ　Ｕ）とも呼ばれる）の変化
を絶えず促している。種々のプロセッサの進化の１例と
しては、ＩＢＭ　　ＰＣに用いられたインテルの８０８
８プロセツサ、ＩＢＭＰＣＡＴに用いられたインテルの
８０２８６プロセツサ、ＩＢＭパーソナル・システム／
２モデル８０に用いられるインテル８０３８６プロセツ
サ、及びＩＢＭ　　ＲＴ　　ＰＣの縮小命令セット・コ
ンピュータ（ＲＩ　Ｓ　Ｃ）　　・アーキテクチャを利
用するＩＢＭ　　リサーチ／ＯＰＤマイクロプロセツサ
（ＲＯＭＰ）である。他のプロセッサは、モトローラの
６８０００．６８０２０である。

種々の処理システムのハードウェアは、新らたに開発さ
れたプロセッサの増加した処理能力を利用するために急
速に変化している。ハードウェアの変化の不利な点は、
前のプロセッサのために書かれたソフトウェアは普通、
後のハードウェア技術には用いることができないことで
ある。

いくつかの場合においては、アプリケーションがもとも
とそれが書かれたのとは異なる処理システム上で使用で
きることがあるが、そのアプリケーションの性能は最初
にそれが書かれた処理システム上での性能に比較して、
異なる処理システム上では良くない。この結果、長い開
発期間を要したソフトウェア・アプリケーションはすぐ
に旧式となってしまうおそれがある。前に書かれたソフ
トウェア・アプリケーションが使用できなくなることは
、その前に書かれたアプリケーションの機能が新しいハ
ードウェアの処理システム上でまだ関連性があって需要
がある時、−層残念なことである。

この結果、新しいハードウェアが初めて市場に発売され
る時、「新しい」ハードウェアのデザインのために特別
に書かれた「新しい」ソフトウェアの利用できる数は、
普通は限られたものである。

これは、一部には、ソフトウェア・アプリケーシヨン・
プログラムを作る開発期間が長いこと、そして、ハード
ウェアが市場に発売されるまでは新しいハードウェアの
デザインは製造者により秘密にされていることによる。

ソフトウェアの開発者は、処理システムのためのソフト
ウェア・アプリケーション・プログラムを書く前に、そ
の処理システムのハードウェアについてのある事項につ
いて知らなければならない。

理想的には、処理システムの製造業者は新しいハードウ
ェアの処理システムが市場に発表されると、即座に多く
の量のソフトウェアが入手可能となって処理システム上
で実行できるようになることを望む。顧客が、もし使用
のために豊富な量のソフトウェアの供給が利用可能であ
ることを知れば、新しい処理システムに投資する可能性
がもつと大きくなるであろう。

より古いハードウェア・デザインのために前に書かれた
大量のソフトウェアを使えるようにするいつくかの手法
がある。古いハードウェア的手法は、もともとは別のプ
ロセッサのために書かれたアプリケーションを実行でき
るようにするために、新しい処理システムにコプロセッ
サを設けることである。この手法では、処理システムは
両方のタイプのプロセッサ、古いプロセッサと新しいプ
ロセッサ、のために書かれたアプリケーションを実行す
ることができる。

例えば、ＩＢＭ　　ＲＴ　　ＰＣは、ＩＢＭ　　ＰＣＡ
Ｔのためにもともと書かれたアプリケーションを使用す
るため、ＩＢＭ　　ＰＣＡＴコプロセッサを含んでいた
。しかし、コプロセッサがオペレーティング・システム
の低いレベルにおいてサポートされたため、コプロセッ
サはＡＩＸオペレーティング・システムにより提供され
る機能を十分に利用することができなかった。ＡＩＸオ
ペレーティング・システムにより提供される機能の一つ
は、本出願人に譲渡された１９８６年１月１７日の米国
特許出願シリアル番号第８２０４５１号の「仮想ターミ
ナル・サブシステム」に説明されるようなマルチ・タス
キングである。

しかしながら、コプロセッサは１度に１セツシヨンしか
ユーザに与えていない。これは、コプロセッサがＰＣＡ
Ｔエミュレーテングのためのハードウェア・アダプタを
含んでいたからである。

すなわち、−度コプロセッサが開始すると、コプロセッ
サの他の要求は実行できなかった。コプロセッサは第１
処理システムのプロセッサ速度に限定されていて、第１
処理システムより進歩したより高速の第２処理システム
を利用することができなかった。

第２の手法は、ソフトウェアにより第２プロセツサをシ
ミュレート（模擬）することである。ソフトウェア・シ
ミュレータが、あるプロセッサのために前に書かれたソ
フトウェアを異なるプロセッサを有する新しい処理シス
テム上で実行するためのメカニズムを提供する。シミュ
レーションを行うソフトウェア手法は、より高速の進歩
した第２処理システムを利用することができる。また、
第１プロセツサの複数の要求を与えるためのオペレーテ
ィング・システムのマルチタスキング能力を使用するこ
とができる。

今日、販売されているソフトウェア・シミュレータとし
て、インシングニア・ソリューションによるソフトＰＣ
およびコモドールのアミガ（モトローラ６８０００を使
用）のためのシミル・リサーチによるアミガ・トランス
フォーマがある。このシステムの情報が、記事「アミガ
のトランプ・カード：ＩＢＭ　　ｐｃ　　エミュレーシ
ョン」、ＡＭＩＧＡ　　ＷＯＲＬＤＳＶｏｌ、１、Ｎｉ
２．１１月７１２月１９８５、に記載されている。フェ
ニックス・テクノロジーが、６８０００プロセツサを有
するアポ口の製品のためのインテル・プロセッサをシミ
ュレートするシミュレータを提供した。

特定のＣＰ　ｔＪコプロセッサ、全て特定の命令セット
を持っている。特定のＣＰＵプロセッサのためのソフト
ウェア・アプリケーション・プログラムが開発される時
、それはオブジェクト・コードにコンパイルされる。オ
ブジェクト・コードは特定の命令セットを支援するいか
なるＣＰＵ上でも実行されることを目的としている。シ
ミュレータは特定の命令セット上で実行されるように書
かれたオブジェクト・コードを取り出し、これを類似ま
たは異なる命令セットを持つ異なるプロセッサ上で走ら
せることができるように変換する。２つのプロセッサの
２つの命令セットが異なればなるほど、シミュレートす
ることはより困難になる。

例えば、インテル８０２８６プロセツサは、広範囲の種
類の命令を提供する大変豊富な命令セットを持っている
。各命令は特定のタイプの状況のために特別に作られて
いる。さらに、各命令はいくつかの操作をすることがで
きるようであってもよい。これに対して、ＲＴ　　ＰＣ
のＲＯＭＰプロセッサは、縮小命令セット（ＲＩＳＣ）
プロセッサを有する。これはより少ない命令と、命令当
りより少ない機能を与える。インテル８０２８６中の各
命令は複数のタスクを実行できるのであるが、同じタス
クを実行するのにＲＯＭＰ　　ＲＩＳＣプロセッサでは
より多くの命令を必要とするであろう。

しかし、命令セットを単純化することにより、プロセッ
サの速度は増大させることができる。より多くの命令セ
ットが要求されるけれども、より共通でより単純なタス
クを実行する際には複雑な命令に費やされる追加的な時
間はない。

従来のソフトウェア・シミュレータの手法では、１つの
命令の結果をシミュレートするサブルーチンを作ってい
た。装置がシミュレートされてその命令を実行する必要
があるたびごと、その命令をデコード（復号）して実行
するため、サブルーチンが呼び出される。この手法の問
題点は、サブルーチンが呼び出されて実行されるたびご
と、命令をデコードするというオーバーヘッド（仕事）
が発生するということである。この結果、シミュレート
されたプロセッサの速度に悪影響を与える。

命令が実行されるたびごとにサブルーチンを呼び出すと
いうかわりに、別のソフトウェア・シミュレーション手
法では命令をシミュレートするために上位機械語命令の
より短い−続きにコンパイル（編集）する。この結果、
命令をデコードして翻訳するオーバヘッドはたった一度
、その命令が最初に実行される時に生ずるだけである。

この翻訳はその後記憶される。それ以降は、その命令が
シミュレートされるたびごと、その翻訳が実行される。

これはしばしば第２世代のシミュレータと呼ばれる。第
１世代のシミュレータは一度に一つの命令を取り、それ
を実時間でデコードして実行する。各命令が必要とされ
る時に、各命令に対してデコードが行なわれる。第２世
代のシミュレータは、−度に命令を全て検査して、命令
を翻訳し、再度翻訳し直すかわりに、その翻訳を再度使
用する。

従来の第２世代シミュレータとしては、ＩＢＭシステム
／３７０上でＲＯＭＰ　　ＣＰＵをシミュレートするＲ
３１．Ｍと呼ばれるシミュレータがある。このシミュレ
ータは、各命令に対してセルと呼ばれる固定の大きさの
記憶（各ハーフワードに対して１６バイト）領域を用意
している。各ＲＴ命令についてＩ　８Ｍ３７０命令がこ
れらの各セルに作成される。もし作成されたコードの量
が１つのセルに入れることのできる大きさよりも小さけ
れば（！！！’通はこの場合である）、次のセルの次の
境界へ分岐される。もし命令をシミュレートするために
作成されたコードの量が１つのセルに入れることができ
ないものであれば、サブルーチン呼出しが生成され、エ
ミュレーションを実行するルーチンの実行時間環境セッ
トへ分岐しそして実行を完了するためにセルに戻る。別
のシミュレータがＩＢＭ　　ＲＴ　　ＰＣ上で１８Ｍシ
ステム／３７０プロセツサとシミュレートする。これは
、１９８７年６月１１日にインタプリータ及びインタブ
リータ技術に関する計算機械シンポジウムに於てＭａｙ
、Ｃ，が発表した“模擬：高速システム／３７０シミユ
レータ”、１９８７年に発行されたＡＣＭ会報ＳＩＧ　
　ＰＬＡＮに掲載されている。

第１世代のシミュレータは、シミュレートされる命令当
り５０ないし／Ｏ０の上位機械語命令を実行する。第２
世代のシミュレータは、シミュレートされる命令当り平
均して／Ｏの上位機械語命令を実行する。

もし、シミュレータがシミュレートされる機械上の１命
令をシミュレートするために５０または／Ｏの命令を使
用するならば、シミュレータを実行する第２プロセツサ
はそれぞれシミュレートされる機械に較べて５０または
／Ｏ倍速くなければ、性能上匹敵することができない。

したがって、この技術においては一層にシミュレートま
たは翻訳される各命令当りのシミュレート命令数を減少
することが望ましい。

たとえば、もし、シミュレータがシミュレートされる命
令当り単に４つの命令を用いてシミュレートするように
設計することができたならば、そして、シミュレータ・
プロセッサがシミュレートされる機械のプロセッサより
も４倍以上速ければ、シミュレータはシミュレートされ
る元の機械よりも速いであろう。ユーザーはしたがって
、アプリケーション・プログラムを使用するためにその
プログラムがもともと書かれた機械を用いるよりも、シ
ミュレートされた機械を用いた方が性能を向上できるこ
とを知得できる。

このため、他のプロセッサをシミュレートする際の全体
的な問題は、シミュレータの処理速度を上げるためにシ
ミュレートされる命令当りのシミュレータ（上位）命令
数を一層に減少させることである。

しかし、異なる処理システムのために書かれたアプリケ
ーション・プログラムが実行される時、ＣＰＵプロセッ
サが効率的にシミュレートされなければならないことの
ほかに、別の問題がある。

異なる処理システムをシミュレートするためには、第１
処理システムのプロセッサをシミュレートすると同時に
、その第１処理システムのＩｌｏの種々の要素を正確か
つ効率的にシミュレートすることが必要である。処理シ
ステムに取付けられているＩ／Ｏ装置をシミュレートす
る時にＣＰＵシミュレータの性能を低下させないように
することが重要である。これは、Ｉ／Ｏ装置からの割込
みをシミュレートすることを行う時に大切である。

ソフトウェアによりシミュレートされるＣＰＵを用いる
時に重要な問題点は、物理的アダプタからソフトウェア
によりシミュレートされたＣＰＵへのハードウェア割込
みが、ＣＰＵの性能を低下させないようにすることであ
る。

〔発明が解決しようとする問題点〕

したがって、この発明の１つの目的は、シミュレートさ
れる機械語命令当りの上位機械語命令の平均数を減少さ
せることである。

この発明の別の目的は、シミュレータの性能を低下させ
ることなく、処理システム上で遅滞なくＩ／Ｏアダプタ
からの割込みに応答しかつこの処理システムをシミュレ
ートすることである。

〔問題点を解決するための手段〕

この発明のシミュレータは、ハードウェアを直接制御す
るためのシミュレータの径路（パス）提供する。

ある処理システムのＩ／Ｏ装置を、シミュレートされる
別の処理システムのプロセッサ上で正確にシミュレート
するためのいくつかの手法が開発された。。

まず、シミュレートされるＣＰＵがＩ／Ｏ装置アダプタ
からのハードウェア割込みを認識しこれをサービスする
ために、第１処理システムの典型的なハードウェア割込
メカニズムをシミュレートする手法が必要とされた。こ
の発明のシミュレートされる割込コントローラ・ルーチ
ンはこれを達成している。

この発明の好実施例中でシミュレートされるインテル８
０２８６は命令を実行している間は割込まれることがで
きないけれども、割込みは中に入ることができ、認識さ
れ、各命令の後でサービスされる。処理システム・シミ
ュレータでは、各命令実行後に割込を調べてもし割込が
未処理であると、その後に割込をサービスするというこ
とは非常に時間を費やすことであった。

この発明の方法は、割込が素早く認識されることを保証
しながら、シミュレートされるＣＰＵにより割込みがポ
ーリングされる回数を最小にする。

各命令後に割込みが検査される代りに、コード（命令）
のブロック後に検査される。この発明の方法では、以前
コンパイラ技術に用いられ現在Ｉ／Ｏシミュレーション
に用いられる手法により、命令のブロックを定義する。

アプリケーション・プログラムのためのプロセッサの命
令制御流れの図形（グラフ）解析が、−諸に数個の第２
プロセツサの命令に用意かつ即座に翻訳できる第１プロ
セツサの命令のブロックを決定するために用いられる。

命令のブロックの終すノ後に、シミュレートされた割込
コントローラが検査されて割込が未処理であるかどうが
か確認される。

これに加え、ＣＰＵシミュレータは迅速に■／Ｏ装置に
応答するように割込を認識することを保証しなければな
らない。これは割込みが入って来たか否かを決定するた
めに規則正しい間隔でこの割込みをポーリングしなけれ
ばならないことを意味する。

これを保証するため、図形解析から命令のブロックが翻
訳される時にプログラム中でループが発生する可能性を
検出した場合、この発明のシミュレータは割込みを検査
する。ループは、以前にすでにいた所へ戻る分岐する命
令であり、分岐命令への戻り径路が存在する。シミュレ
ータがループ中でどれだけ長く実行を行うかは決定でき
ないため、ループ付近で毎回シミュレータが割込みを探
すことを保証している。

２つの条件が真であるときにプロセッサが割込みを認識
する。１つは割込みの要求がなされていること、この場
合は割込みコントローラからである。他はプロセッサが
内部的に割込みに対してサービスできる時であることで
ある。

これらの条件が両方とも真である時、シミュレータが割
込みを認識しそして割込み検出のためのオーバヘッドを
最小にするため、シミュレータは１つの半ワード・ロー
ド（Ｌｏａｄ　１ｌａｌｆ）命令でもって半ワード（２
バイトの記憶）をポーリングする。

半ワードの各バイトは別々の意味を有する。１バイトは
、プロセッサが現在割込みにサービスすることができる
か否かを示す。このバイトは、シミュレートされたプロ
セッサのみにより更新される。

他のバイトは割込みが要求されているか否かを示す。こ
のバイトはシミュレートされた割込みコントローラのみ
により更新される。もし両バイトが零であるならば１．
プロセッサが割込みに対して利用でき、そして、割込み
が要求されていることを意味する。これら２つの条件は
別々に更新することができ、そして一つの命令で同・時
に検査することができる。

〔実施例〕

この発明の好ましい実施例において、ＩＢＭＲＴ　　Ｐ
ＣがＩＢＭ　　ＰＣＡＴをシミュレートする。この好実
施例の利点は、ＲＴ　　ＰＣ（！：ＰＣＲＴの両方が等
しいバスを有していて、もしシステムがアダプタを動か
すソフトウェアを持っているなら、ＰＣＡＴのために作
られたアダプタをＲＴ　　ＰＣに使うことができる。異
なるバスを持つ処理システムをシミュレートするために
は、そのハードウェアのために仮想インターフェースを
書く必要がある。この発明では、ハードウェアへの直接
インターフェースがある。

たとえば、この発明の好実施例では、ＰＣＡＴ用に設計
された音楽カードをＲＴ　　ＰＣに接続することができ
る。この音楽カードを動かすＲＴＰＣのための固有のソ
フトウェアは存在しないけれども、ＰＣＡＴ上の音楽カ
ードのために書かれたソフトウェアをこの発明のシミュ
レータを用いてＲＴ　　ＰＣ上で用いることができる。

ＩＢＭ　　ＲＴ　　ＰＣ処理システム、ＩＢＭ　　ＰＣ
ＡＴ処理システム、及びインテル８０２８６プロセツサ
に関してのさらに詳しい情報については、以下の参照文
献がある。Ｂａｃｈ＋Ｍ、ＪのｒＵＮ　ＩＸオペレーテ
ィング・システムの設計Ｊ　１９８６年、プレテイス・
ホール刊、Ｌａｎｇ、　Ｔ、Ｇ、及びＭｏｔｈｅｒｓｏ
ｌｅ、Ｔ、Ｌ、　　ｒ　ＲＴ　　Ｐ　ＣＶ　ＲＭ中核の
設計Ｊ　１９８６年９月１日、ｒＡＩＸオペレーティン
グ・システム・コマンド・レファレンス」２゜１版、１
８Ｍコーポレーション、５Ｃ２３−０７９０、ｒＡＩＸ
オペレーティングシステム・マネージング・ＡＩＸオペ
レーティングシステム」２゜１版、１８Ｍコーポレーシ
ョン、５Ｃ２３−０７９３、ｒＡＩＸオペレーティング
システム・プログラミング・ツール及びインターフェイ
ス」２゜１版、１８Ｍコーポレーション、５Ｃ２３−０
７８９、ｒＡＩＸオペレーティングシステム・テクニカ
ル・レファレンス」２．１版、第１巻及び第２巻、１８
Ｍコーポレーション、５Ｃ２３−０８０８及び５Ｃ２３
−０８０９、ｒｌＢＭ　　ＲＴパーソナル・コンピュー
タ技術ＪＩＢＭコーポレーション、５Ａ２３−／Ｏ５７
．１９８６、「仮恐資源マネジャ・テクニカル・レファ
レンス」第２゜１版、第１巻及び第２巻、ＳＣ２３−０
８１６及び５Ｃ２３−０８１７、ｒｉＡＰＸ　　８２８
６プログラマ・レファレンス・マアニュアル及び１ＡＰ
Ｘ２８６　　数値補足」インテル、２／Ｏ４９８−〇〇
３．１９８５、ｒＩＢＭ　　ＰＣＡＴテクニカル・リフ
ァレンス・マアニュアルＪＩＢＭＤ−ポレーション、１
９８４年３月、ｒ８２５９Ａプログラマブル割込コント
ローラ８２５９Ａ／８２５９Ａ−２／８２５９Ａ−８Ｊ
インテル注文番号２３１４６８−００１．１９８６年／
Ｏ月。

第１図に示すように、シミュレータ／Ｏは処理システム
１のオペレーティング・システム１２上でアプリケーシ
ョン・プログラムとして実行される。第１図に加えて第
２図を参照すると、シミュレータ／Ｏがステップ２で開
始されると、シミュレータ／Ｏは読出し専用記憶（ＲＯ
３又はＲＯＭ）１５から８０２８６命令を含むＢＩＯ３
１３をステップ３でオペレーティング・システム１２の
共有メモリ・セグメント１６上に複製する。ステップ４
で、シミュレータ／ＯがＢＩＯ３１３を翻訳し、ステッ
プ５でＢ　ＩＯ３がアプリケーション１９がもともと書
かれたオペレーティング・システム（ＤＯ３）１８をロ
ードする。そしてステップ６でオペレーティング・シス
テム１８を翻訳し実行する。ステップ７で、ユーザ（使
用者）がアプリケーション１９をオペレーティング・シ
ステム・プロンプト上に呼び込み、ステップ８でシミュ
レータ／Ｏがアプリケーション・プログラム１９を翻訳
し実行する。

■９割込メカニズム 第５図に示すこの発明の好ましい実施例においテ、シミ
ュレートされた割込コントローラ・７Ｌ／　−チン３０
０が、シミュレートされたＣＰＵｌ０がＩ／Ｏアダプタ
３／Ｏからのハードウェア割込みを認識してサービスす
るためにハードウェア割込みメカニズム（例えばインテ
ル８２５９）の機能をシミュレートする。

１つの割込要求のみが入いることを許す２８６プロセツ
サをシミュレートしているので、ＣＰＵシミュレータ／
Ｏは単に一度に１つの割込みを受けることができるだけ
である。この発明の好実施例がシミュレートしている２
８６プロセツサを有する第１処理システムでは、８２５
９と呼ばれるハードウェア割込コントローラはたった１
つの割込のみを２８６プロセツサが受は取るように用い
られていた。もつとも割込みの１５の異なるレベルを内
部タイマ時計などの内部アダプタまたはバスに取付けら
れた通信カードなどの外部アダプタへ接続することがで
きる。

これらの割込みの優先づけのために、実際の第１処理シ
ステムは継続接続された２つの８２５９割込みコントロ
ーラを用いていた。各別込みコントローラは８つの入力
を受けることができ、そしてこれらを１つの出力優先づ
けすることができる。

１つの割込みコントローラは８個の割込みを外部または
内部アダプタから受は取り、これらの１つを優先的に出
力する。他の割込みコントローラはこの１つの出力を外
部または内部アダプタからの他の７つの可能な割込みを
含む入力の１つとして受取る。

このコントローラに関するさらに詳しい情報はｒ８２５
９Ａ　　プログラマブル割込コントローラ８２５９Ａ／
８２５９Ａ−２／８２５９Ａ−８Ｊインテル、注文番号
２３１４６Ｂ−００１，１９８６年／Ｏ月に記載されて
いる。上述のハードウェア割込コントローラの機能は、
この発明のシステムにおいて、上記参照文献の記載を利
用して作成したプログラムによりシミュレートされた割
込コントローラ・ルーチン３００（第５図）内でエミュ
レートされる。

シミュレートされた割込コントローラ・ルーチン３００
は共有メモリ・セグメント１６（第５図）中に存在して
いて、アプリケーション及び他の処理ｌＯ１９、及び装
置ドライバ３２０（割込処理器とし機能する）が割込コ
ントローラのエミュレートされた機能にアクセスするこ
とを可能にしている。シミュレートされた割込コントロ
ーラ・ルーチン３００は、ルーチンが他の処理との同期
なしに呼出されるように再入可能に書かれていた。

第５図は、オペレーティング・システム１２上で実行さ
れるアプリケーションである、ＣＰＵシミュレータ／Ｏ
への現実のハードウェア割込３１５．３１６．３１７を
提供するこの発明により用いられる好実施例を示す。

第１に、Ｉ／Ｏ装置３／Ｏ−３１２の各々に対して仮想
資源管理（ＶＲＭ）装置ドライバ３２０−３２２は、ハ
ードウェア・バスからハードウェア割込３１５−３１７
を実際に受は取るために仮想資源管理１４中に設けられ
ている。ＶＲＭ装置ドライバ３２０−３２２が加えられ
たので、ＡＩＸオペレーティング・システム装置ドライ
バ２３７がＡＩＸオペレーティング・システム１２の核
（カーネル）に必要とされた。

シミュレータ／Ｏは、２つのタイプの装置ドライバ３２
３．３２０ヘアタツチ２２２を行うオペレーティング・
システム装置ドライバ２３７へ０ＰＥＮ命令２２１を出
す。Ｖ　ＲＭ装置ドライバ３２３はシミユレータ／Ｏヘ
タイマ割込を送ることにつき責任を有している。タイマ
割込みの能力は、１秒以下の細分性において必要であっ
た。ＡＩＸオペレーティング・システム・レベル１２で
は、単に１秒のタイマ割込みが利用可能であった。しか
し、ＶＲＭレベ、ル１４において、タイマ割込みは大よ
そ毎ミリ秒ごとに送ることができる。このため、ＶＲＭ
装置ドライバ３２３は、シミュレータ／Ｏへタイマ割込
みを与えるために用いられた。

タイマ割込装置ドライバ３２３は、ＶＲＭ１４から周期
的割込を受信するようにタイマを設定する呼出しを行う
。タイマ割込みが装置ドライバ３２３によりＶＲＭ１４
から受取られるたびごとに、装置３２３は同じ割込コン
トローラ・シミュレーション・ルーチン３００を呼び出
し、一般的装置ドライバ３２０がハードウェア３／Ｏか
ら割込みを受は取る時に発生する割込みを要求する。こ
のようにして、タイマ割込３１８及びハードウェア割込
３１９が、アプリケーション・レベルで実行されている
シミュレータ／Ｏへ送られることができる。

第６図は、第５図に示すこの発明のシステムによりＣＰ
Ｕシミュレータ／Ｏへ実際のハードウェア割込３１５．
３１６．３１７を提供するために用いられるステップを
説明する。

ステップ３４１で３２７８／３２７９エミユレーシヨン
・カードなどのアダプタ３／Ｏがハードウェア割込を送
る時、装置ドライバ３２０中の割込処理器によりステッ
プ３４２で受信される。−旦、装置ドライバ３２０が割
込３１５を認識すると、装置ドライバ３２０がステップ
３４３でルーチン・シミュレートされた割込コントロー
ラ・ルーチン３００を呼び出し、ステップ３４４でハー
ドウェア割込コントローラ、例えば８２５９の機能をシ
ミュレートする。

これらの機能のいくつかは、割込レベルを検査すること
、割込に優先づけを行うこと、及びマスクまたはマスク
されない割込みを検査することを含む。例えば、アプリ
ケーション１９は割込みをマスクすることにより、異な
るレベルの割込みを禁止することができる。もしアプリ
ケーション１９がいくつかのＩ／Ｏ装置を支援しなけれ
ば、それらからの割込みをマスクするであろう。したが
って、シミュレートされた割込コントローラ・ルーチン
３００は、ステップ３４５で装置ドライバ３２０が割込
を受信したレベルで、その割込みをＣＰＵシミュレータ
に通知することができるかどうかを決定する。もしそれ
ができなければ、装置ドライバ３２０〜３２３からの次
の呼出しを待つ。

もし同じレベルで割込みを通知することができるならば
、フラグをセットする。シミュレートされた割込コント
ローラ・ルーチン３００がＣＰＵシミュレータｌＯへ通
知すべき割込みを有すると、ステップ３４６で２バイト
ワード（または半ワード）３３０の内の１バイト３３２
を零にセットすることにより更新する。半ワード３３０
が零になると、サービスを要する割込みが存在する。半
ワード３３０の２バイト中、上位バイト３３２は割込コ
ントローラ３００のシミュレーションが所有し、下位バ
イト３３１はプロセッサ、すなわち、ＣＰＵシミュレー
タにより所有される。

大部分のプロセッサは２つの条件が真である時に割込み
を認識する。１つは割込みが要求されていること、この
場合はシミュレートされた割込コントローラ・ルーチン
からの割込みである。他は内部的にプロセッサが割込み
に対してサービスすることができることである。

ＣＰＵシミュレータは大部分のプロセッサができるよう
に割込みを禁止することができる。これは普通、プロセ
ッサが自己矛盾的であることを許さない大変に慎重さを
有するデータを処理する時に生ずる。もし、ルーチンが
割込処理器においても処理されるデータを更新している
と、プロセッサは命令のある−続きが割込まれることな
く自動的に実行されることを保証するために割込みを禁
止する。

プロセッサは、内部的に割込みをサービスすることが可
能であるかどうかを、プロセッサ中の割込フラグ・レジ
スタを更新することにより示す。

この発明のシミュレートされた命令に対して、プロセッ
サにより用いられ、フラグ・レジスタを介して割込みを
禁止または可能にするいくつかの典型的な命令が以下に
説明される。

ＣＬＩ（割込み消去）は、割込コントローラからの全て
の割込要求を禁止するため、シミュレートされている第
１処理システムのプロセッサのフラグ・レジスタ内の割
込可能ビットを消去する。

５ＴＩ（割込み設定）は、割込コントローラからの全て
の割込要求を可能にするためフラグ・レジスタ内の割込
み可能ビットを設定する。これに加え、フラグ・レジス
タ内の割込み可能ビットを含む全内容を置き換える２つ
の命令、ＩＲＥＴ及びＰＯＰＦがある。

ステップ３６０（第６図）で、ＣＰＵシミュレータ／Ｏ
がこれら命令のどれか１つの翻訳を実行する時、２バイ
ト半ワード３３０の１バイト３３１を介してその割込可
能状態を表わす。第８図は、ＳＴＩ命令をシミュレート
するために要求される翻訳コードを示す。第８図に示す
一番目の命令は、プロセッサが割込要求にサービスする
ことを可能にするＳＴＩ命令に用いられる翻訳である。

第８図に示めされる２番目の命令は、プロセッサの可能
状態を表わすためシミュレートされたプロセッサにより
所有されるバイト３３１を更新する。

ＣＰＵシミュレータ／Ｏは、外部的に割込み動作が要求
されている事実を認識できなければならないのみならず
、内部的にプロセッサが割込みをサービスできなければ
ならない。これは共有メモリ・セグメント１６内の２つ
のバイト３３１をポーリングすることにより行なわれる
。もし、割込みがプロセッサの内部で可能であるならば
、ｃＰＵより所有されている半ワード３３００１バイト
３３１は零である。割込みが外部から要求されている時
、シミュレートされた割込コントローラ・ルーチン３０
０により所有される他のバイト３３２は零である。割込
みは、ステップ３４４でシミュレートされた割込みコン
トローラ・ルーチン３００の現在の割込み優先レベルに
より決定された十分に高い優先度のものである。ＣＰＵ
シミュレータ／Ｏは、ステップ３４９で２バイト３３０
が零になるまで、ステップ３４８で規則的に２バイト３
３０を読む。

この発明の方法及びシステムは、割込要求の返答として
の肯定応答を保証するオーバーヘッド（仕事）を最小に
するため、アプリケーション１９の制御の命令流れ中の
重要領域を認識する。割込みを検査するオーバーヘッド
を最小にする２つの重要領域は、１）割込みが認識され
る領域の数を最小にすること、および２）割込みをサー
ビスすべきかを決定するに必要とする仕事の量を最小に
すること、である。

シミュレータ／Ｏは、割込みが認識される領域の数を最
小にするように割込み要求がポーリングされる所を決定
するため、第１プロセツサ命令／Ｏ０のブロックの図形
解析３０（第３図）による情報に依存する。図形解析技
術は従来、高レベル言語コンパイラを最適化するのに用
いられたものであるが、プロセッサＩ／Ｏシミュレーシ
ョンの問題に適用されるのは最初である。

シミュレータ／Ｏは第１プロセツサ命令／Ｏ０（第３図
）を第２プロセツサ命令１３０（第９Ａ図、第９Ｂ図）
に翻訳する。しかし、１つの命令を１度に翻訳すること
はしない。シミュレータ／Ｏは翻訳がなく、実行される
予定の第１命令を検査し、そして第３図に示めされるよ
うな命令の図形３０を作成する間、引き続く命令の検査
を続ける。

第４図のステップ１３１で、シミュレータ／Ｏが第１プ
ロセツサ命令／Ｏ０の新しいブロックに達した時、ステ
ップ１３２で、シミュレータ／Ｏは第２プロセツサ翻訳
を与えるために翻訳器２７を呼出す。翻訳は３つの段階
で行なわれる。

第１に、第４図のステップ１３３で第３図の図形３０が
作成される。これは、第１プロセツサ命令のブロックの
構造を表わす。図形中の各ノード／Ｏ１は１命令／Ｏ０
に対応する。第１プロセツサ命令デコーダ２８は各ノー
ド／Ｏ１を命令のタイプ１４０を含む命令／Ｏ０につい
ての情報で満たす。

命令タイプ１４０は命令／Ｏ０の後続数に依存している
。各ノード／Ｏ１は最大２つの後続を有することができ
る。メモリ中で制御を次の順次命令に渡すのみの順次命
令／Ｏ２−／Ｏ５．／Ｏ７．／Ｏ９．１１１−１１３．
１１５−１１７の場合において、第３図に示すようにノ
ードは１つのみの後続／Ｏ３−／Ｏ６．／Ｏ８、Ｉ／Ｏ
．１１２−１１４．１１６−１１８をそれぞれ有する。

条件を試験してもし条件が真実であるならば１つの命令
に分岐し、もし条件が誤りであるならば次の命令にその
まま進むという条件付分岐命令／Ｏ６．／Ｏ８の場合、
２つの後続を有することができる。

割込戻り命令１１４．１１８の場合のように、ノード／
Ｏ１が後続を持たない可能性がある。後続を有しない命
令１１４．１１８は制御を動的に受は渡す命令を表わす
。ノード／Ｏ１は順次命令でない１つの後続を有するこ
とができる。無条件ジャンプ命令１／Ｏはこの例である
。

第４図のステップ１３３で、ノード／Ｏ１はトランスレ
ータ２７がノードを見つけると、記憶１２０中に連続的
に割振られる。第１プロセツサのためにもともと書かれ
たアプリケーション・プログラム中の調査は深さ第１調
査と呼ばれる。深さ第１調査では、命令がすでに調査さ
れてメモリ中に記憶されているもの、たとえば、転送／
Ｏ４に到達するまで、または零のような終すノード、た
とえば、戻り命令１１４、に到達するまで、命令が連続
的に調査される。もし、命令（たとえば、転送／Ｏ４）
が、すでにメモリ中に記憶されていて、そして命令が前
に記憶された命令への径路１２３を有するもの（たとえ
ば、ジャンプ１／Ｏ）中に到達したならば、ループに出
会ったことになり、前に記憶された命令（たとえば、ジ
ャンプ１／Ｏ）中に記録される。

そして、図形解析は、前に出会ったタイプ２のノード（
たとえば、／Ｏ８）を訪ずれ、そして、命令がすでに到
達されてそしてメモリ中に記憶されたものに到達するま
で、または、零のような終すノード、たとえば戻り命令
１１４に到達するまで、別の径路１２２に沿って調査す
ることにより、深さ第１調査を再開する。深さ第１調査
は、前に出会ったタイプ２のノード（たとえば、ジャン
プ／Ｏ８）を訪ずれることにより、上述の工程を繰返す
。もし、この命令の両方の径路１２２、および１２３が
すでにたどられたものであれば、調査は次の前のタイプ
２の命令（たとえば、ジャンプ／Ｏ６）を訪ずれ、そし
て別の径路１２４をたどる。命令がすでに訪ずれられて
メモリ中に記憶されたものに到達するか、または、零の
ような終りノード、例えば戻り命令１１８に到達するま
で、命令１１５−１１８が連続的に調査される。

第２に、第４図のステップ１３４で、割込みがポーリン
グされなければならない所を決定するため、図形が解析
される。全てのタイプ零の命令の直前で、割込みがポー
リングされる。これに加えて、もし、タイプ１の命令が
ＣＬＩ（割込消去命令）であるならば、タイプ１の命令
の直前で割込みがポーリングされる。図形解析の深さ第
１調査の間に命令がループを終わらせるものであると決
定された場合のみ、タイプ２または３の命令において割
込みがポーリングされる。

第３に、第４図のステップ１３６では、コード生成器２
９が図形３０を第９Ａ、９Ｂ図に示す第２プロセツサ命
令に翻訳するため呼び出される。

図形解析から割込みがポーリングされることを決定され
た所では、翻訳器が第９Ａ、９Ｂ図に示すようにその所
で割込みを検査する翻訳されたコード１３８を挿入する
。

上述の図形解析で決定されるように、命令が制御を動的
には決定できないような所へ移す時（なぜならば、実行
時でしか知られることのない値を必要とするため）にの
み割込みが検査される。すなわち、タイプ零〇ノードの
所、または分岐または条件付分岐命令がループを閉じる
時である。さらに別の例として、第７図は第１処理シス
テム命令の制御流れ中で、割込みが認識される場所の数
を最小にするために割込みがポーリングされる場所を示
す。

割込みがポーリングされなければならない場所の数を最
小にしなければならないのみならず、割込みがサービス
されなければならないかどうかを決定するのに必要な仕
事も最小にしなければならない。割込要求がサービスさ
れなければならないかどうかは、本処理の割込要求があ
るかどうか及びプロセッサが現在サービスすることが可
能かどうかによって決まる。

この発明のシミュレータは、共有メモリ・セグメント（
束縛されたページ）中で、２バイト半ワードを利用して
、プロセッサ中の割込可能フラグ及びはいって来る割込
み要求の両方の状態を示す。

半ワードの最初のバイトは、プロセッサが割込みをサー
ビス可能である時に、零を含む。２番目のバイトは、割
込みが要求されている時に、零を含む。これらのバイト
は文字記憶（ＳＴｏｒｅＣｈａｒａｃｔｅｒ　）命令を
用いて自動的に更新することができること、また、半ワ
ード・ロード（ＬｏａｄＨａｌｆｗｏｒｄ）命令を用い
て同時的に読み出すことができること、が重要なことで
ある。これは、重要な部分のプログラムが割込まれる時
、及び別の処理が矛盾する状態を生ずるような更新を同
じデータにする時に発生する同期の問題を回避する。

好実施例の場合においては、もしＩＢＭ　　ＲＴＰＣが
アドバンスト・プロセッサ・カードを備えているならば
、半ワード・ロード（Ｌｏａｄ　Ｈａｌｆ）命令の実行
は性能を一層の向上を生ずるように他の命令と重複され
る。もし、割込みがサービスされることがなければ（こ
れがもつとも−船釣な状態である）、割込みへのポーリ
ングは約４マシン・サイクル、約手マイクロ秒を消費す
る。

第６図を参照すると、ＣＰＵシミュレータ／Ｏはステッ
プ３４８で２バイト３３０をこの２バイト３３０がステ
ップ３４９で零になるまで規則的に読む。２バイトが零
になるとき、ステップ３５０でＣＰＵシミュレータ／Ｏ
がシミュレータ・コントローラ・ルーチン３００へ割込
肯定応答を送る。これはプロセッサが割込コントローラ
へハードウェアが割込要求した事実を肯定応答したこと
をハードウェア中の機構でシミュレートする。

ステップ３５３で、シミュレートされた割込コントロー
ラ・ルーチン３００はＣＰＵシミュレータ／Ｏへ割込レ
ベルのタイプを戻す。割込レベル情報はシミュレートさ
れた割込コントローラ・ルーチン３００により、メモリ
中のアドレス位置を示す割込ベクトルの形で渡される。

ＣＰＵシミュレータ／Ｏはこの情報を受取り、メモリ１
６へ行き、そして割込を処理する割込処理器を呼び出す
ためにその特定メモリ位置からアドレスを受は取る。割
込処理器は、割込要求をサービスするために物理的装置
１１への入力及び出力命令を処理する。割込処理器が完
了すると、シミュレートされた割込コントローラ３００
へ通知する。そして、第６図のステップ３５４．３５５
でシミュレートされた割込コントローラはその内部状況
を更新し、割込の終りのための割込コントローラの機能
を実行する。

割込処理器は、シミュレートされたプロセッサにより使
用されるＢＩＯ３１３のコードまたはＤＯ３１８の一部
である。このようにして、ＣＰＵシミュレータ／Ｏは各
タイプの割込みに対して何がなされなければならないが
を決定する。

【図面の簡単な説明】

第１図はこの発明の好実施例の処理システム環境を示す
ブロック図、第２図はこの発明のシミュレータを開始す
る最初のステップを示すフロー・チャート、第３図は翻
訳される第１プロセツサの命令の制御の見本の流れの図
形解析を示す図、第４図はＣＰＵシミュレータによる翻
訳による流れ図、第５図はＩ／Ｏ装置から割込みを受は
取るシミュレートされたプロセッサを示すこの発明のシ
ステムのブロック図、第６図はＩ／Ｏ装置から割込みを
受は取るためのシミュレートされたプロセッサの方法を
示す流れ図、第７図は割込みをポーリングするオーバヘ
ッドを最小にするために第１プロセツサ命令の制御流れ
中の割込みをポーリングする位置を示す図、第８図はシ
ミュレートされたプロセッサ中で割込みを可能にするた
めに用いられる翻訳された命令を示す図、第９Ａ及び第
９Ｂ図は第３図の図形解析から翻訳された第２プロセツ
サの制御流れを示す図である。 割ＬＬ−’ｒｔＦ−’Ｉ＞７７’ｃＪｕｈｌ二ｌ＆　Ｉ
ＡＰＸ　２Ｂ６に冷）ヤフ＋ＩＬ−チレ　゛ ０５００、（００Ｐｕ！Ｊ　　　ＡＸ ０５０Ｑｌ（ＨＰＩＩＳＨ５Ｉ ０５００：　１４２　　　　　ＰＯＰ　　　　ＡＸ０５
００：４４３　　　　　ＣＬＣ ０５００：１７５　　　　　ＰＯＰ　　　　５ｒ０５０
０：　４（６ＰＯＰ　　　　ＡＸ０５００：　４４７　
　　　５ＴＣ Ｑ５００：号１８　　　　　　ＲＥＴ　　　　　　　　
　　　　　　　Ｉｌｌ□１しＪ：ｉｌみ−ｂ＼”ニニ７
”ヤーりングさ九るＦＩＧ、　　７ ｉＡＰＸ　２＄６劃込り（翻訳ｊｈｆ：ｈｋＪ４活ｔｆ
ｆＷｆｉ＋４るＦＩＧ、８

Claims (1)

1. 【特許請求の範囲】 １、Ｉ／Ｏ装置からシミユレートされたプロセッサへの
   割込要求をシミユレートする方法において、割込をポー
   リングすべき時を決定するために、制御１の命令の流れ
   の図形解析を利用すること、を特徴とする前記方法。 ２、Ｉ／Ｏ装置からシミユレートされたプロセツサへの
   割込要求をシミユレートする方法において、シミユレー
   トされたプロセッサ上で実行されるアプリケーション中
   で命令が制御を動的に転送する時に、割込みをポーリン
   グし、 前記アプリケーション中のループの付近で各回に一度、
   割込みをポーリングし、 前記アプリケーションの命令がシミユレートされたプロ
   セッサの割込可能状態を変化させる時に、割込みをポー
   リングすること、 を含む前記方法。 ３、Ｉ／Ｏ装置からシミユレートされたプロセッサへの
   割込要求をシミユレートする装置において、シミユレー
   トされたプロセッサ上を走るアプリケーション中で命令
   が制御を動的に転送する時に、割込みをポーリングする
   手段と、 前記アプリケーション中のループの付近で各回に一度、
   割込みをポーリングする手段と、 シミユレートされたプロセッサの割込可能状態を前記ア
   プリケーションの命令が変化させる時に、割込みをポー
   リングする手段と、 を備えることを特徴とする前記システム。 ４、Ｉ／Ｏ装置からシミユレートされたプロセツサへの
   割込要求をシミユレートするシステムにおいて、 割込コントローラをシミユレートする手段と、前記シミ
   ユレートされたプロセッサへの割込要求を示すために前
   記割込コントローラにより独立に更新可能な第１指示手
   段と、 前記シミユレートされたプロセッサの割込可能状態を示
   すために前記シミユレートされたプロセッサにより独立
   に更新可能な第２指示手段と、を有し、前記第１及び第
   ２指示手段が１つの命令により同時に更新されることを
   特徴とする前記システム。