JPH01206660A - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置

Info

Publication number
JPH01206660A
JPH01206660A JP63032372A JP3237288A JPH01206660A JP H01206660 A JPH01206660 A JP H01206660A JP 63032372 A JP63032372 A JP 63032372A JP 3237288 A JP3237288 A JP 3237288A JP H01206660 A JPH01206660 A JP H01206660A
Authority
JP
Japan
Prior art keywords
lead frame
chip
wire connection
semiconductor chip
connection lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63032372A
Other languages
English (en)
Inventor
Nobutaka Nagai
長井　信孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63032372A priority Critical patent/JPH01206660A/ja
Publication of JPH01206660A publication Critical patent/JPH01206660A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置分野に利用される。
本発明は、半導体装置を構成するものの一つであるリー
ドフレームおよびこれを用いた半導体装置に関し、特に
ごく小さな半導体装置内に、大きな半導体チップを搭載
することが必要な半導体装置のリードフレームおよびこ
れを用いた半導体装置に関する。
〔概要〕
本発明は、半導体チップを搭載するリードフレームおよ
びこれを用いた半導体装置において、前記半導体チップ
を接着するチップ接着リードフレームと前記半導体チッ
プ上の電極を金属細線で接続するワイヤ接続リードフレ
ームとを別個に設け、前記チップ接着リードフレームを
下側に前記ワイヤ接続リードフレームを上側に所定の空
間をおいて重ねて配置した構成とすることにより、搭載
可能な半導体チップの大きさを大きくしたものである。
〔従来の技術〕
従来、この種のリードフレーム６は第４図に示すように
、−枚の金属板から構成され、半導体チップ接着のため
のチップ接着リードフレーム部２とボンディングワイヤ
接続のためのワイヤ接続リードフレーム部３とが、同一
平面に打ち抜きまたはエツチングによって形成される。
このリードフレーム６のチップ接着リードフレーム部２
に半導体チップを銀ペーストおよび金等によって接着し
、この半導体チップと両わき等に配置されているワイヤ
接続リードフレーム部３に細い金線等のワイヤで接続し
た後、樹脂等で封止していた。なお、同図において、５
は樹脂封止領域、７は送り穴である。
〔発明が解決しようとする問題点〕
前述した従来のリードフレーム６は、同一金属板に、ワ
イヤ接続リードフレーム部３とチップ接着リードフレー
ム部２とが形成さているので、搭載することのできる半
導体チップの大きさが、かなり制限される欠点があった
。
本発明の目的は、前記の欠点を除去することにより、搭
載できる半導体チップの大きさを大きくてきるようにし
たリードフレームおよびこれを用いた半導体装置を提供
することにある。
〔問題点を解決するための手段〕
本発明のリードフレームは、電子回路が形成された半導
体チップを接着するチップ接着リードフレーム部と、前
記半導体チップ上の端子を金属細線で接続するワイヤ接
続リードフレーム部とを含むリードフレームにおいて、
前記チップ接着リードフレーム部を構成するチップ接着
リードフレームと、前記ワイヤ接続リードフレーム部を
構成するワイヤ接続リードフレームとを別個に設け、前
記ワイヤ接続リードフレームは前記チップ接着リードフ
レームの上側に所定の空間を挟んで重ねて配置された構
造であることを特徴とする。
本発明の半導体装置は、　半導体チップがチップ接着リ
ードフレーム部上に接着され、前記半導体チップ上の端
子が金属細線でワイヤ接続リードフレーム部に接続され
、樹脂封じされた構造を有する半導体装置において、前
記チップ接着リードフレーム部が所定の間隔をおいて前
記ワイヤ接続リードフレーム部の下側に設けられたこと
を特徴とする。
〔作用〕
チップ接着リードフレームが、所定の空間を挟んで、ワ
イヤ接続リードフレームの上側に配置される。
従って、半導体チップの寸法が大きくなっても、それに
よりワイヤ接続リードフレーム部が影響を受けることは
少なくなり、搭載可能な半導体チップの大きさを大きく
することができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
。
第１図は本発明のリードフレームの第一実施例および本
発明の半導体装置の一実施例の要部を示す模式的縦断面
図で、半導体チップが搭載された状態を示す。第２図（
ａ）および（ｂ）はそれぞれそのワイヤ接続リードフレ
ームおよびチップ接着リードフレームを示す平面図であ
る。
本実−実施例のリードフレーム６は、半導体チップ４を
接着するチップ接着リードフレーム部を構成するチップ
接着リードフレーム２ａと、前記半導体チップ上の端子
をボンディングワイヤ１で接続するワイヤ接続リードフ
レーム部を構成するワイヤ接続リードフレーム３ａとが
、所定の空間を挟んで、チップ接着リードフレーム２ａ
が下側、ワイヤ接続リードフレーム３ａが上側に所定位
置を保って重ねられ、例えばリードフレームの外周にお
いて圧着された構造となっている。ここで、所定の空間
は、チップ接着リードフレーム２ａに半導体チップ４を
接着後において、半導体チップ４とワイヤ接続リードフ
レーム３ａが触れない程度の空間とする。
この構造により、半導体チップ４の面積を大きなものも
搭載できる。さらに半導体チップ４がボンディングワイ
ヤ１より低い位置にあるため半導体チップ４とボンディ
ングワイヤ１とが誤って接触し短絡することがなくなる
利点も得られる。
また、本実施例の半導体装置は、前述のようにして半導
体チップ４がチップ接着リードフレーム部に接着され、
半導体チップ４上の電極がボンディングワイヤ１でワイ
ヤ接続リードフレーム部に接続されたものを、樹脂封止
領域５に示す部分を図外の樹脂で樹脂封じを行うことで
得られる。
第３図は本発明のリードフレームの第二実施例の要部を
示す平面図である。第３図において、上段のリードフレ
ームはワイヤ接続リードフレーム３ａであり、下段のリ
ードフレームはチップ接着リードフレーム２ａである。
この第二実施例は、前述の第一実施例において、チップ
接着リードフレーム２ａは同一で、ワイヤ接続リードフ
レーム３ａとして多くの端子をもつものに変えたもので
ある。本第二実施例によれば、多くの端子をもつ半導体
チップを搭載することができる。さらに、引き出した電
極端子に種々の配線も可能である。またチップ接着リー
ドフレーム２ａとして、半導体チップを複数搭載できる
リードフレームを使用することにより、複雑な電子回路
も構成することができるという利点がある。
本発明の特徴は、第１図、第２図（ａ）および（ｂ）、
第３図において、チップ接着リードフレーム２ａおよび
ワイヤ接続リードフレーム３ａを別個に設け、チップ接
着リードフレーム２ａを所定の間隔をおいてワイヤ接続
リードフレーム３ａの下側に配置したことにある。
〔発明の効果〕
以上説明したように、本発明は、電子回路を構成してい
る半導体チップを搭載するリードフレームおよびそれを
用いた半導体装置において、チップ接着リードフレーム
とワイヤ接続リードフレームとを別個の金属板に形成し
、所定の間隔を挟んで前記チップ接着リードフレームを
前記ワイヤ接続リードフレームの下側に配置した構造と
することにより、半導体チップの搭載可能な面積が著し
く大きくなる効果がある。またリードをより多く引き出
せるようになり、ポンチ°イングワイヤとチップの接触
による短絡も少なくなる効果がある。
【図面の簡単な説明】
第１図は本発明のリードフレームの第一実施例および本
発明の半導体装置の一実施例の要部を示す模式的縦断面
図。 第２図（ａ）および（ｂ）はそれぞれそのワイヤ接続リ
ードフレームおよびチップ接着リードフレームを示す平
面図。 第３図は本発明のリードフレームの第二実施例の要部を
示す平面図。 第４図は従来のリードフレームを示す平面図。 １・・・ボンディングワイヤ、２・・・チップ接着り−
ドフレーム部、２ａ・・・チップ接着リードフレーム、
３・・・ワイヤ接続リードフレーム部、３ａ・・・ワイ
ヤ接続リードフレーム、４・・・半導体チップ、５・・
・樹脂封止領域、６・・・リードフレーム、７・・・送
り穴。

Claims (1)

  1. 【特許請求の範囲】 １、電子回路が形成された半導体チップを接着するチッ
    プ接着リードフレーム部と、前記半導体チップ上の端子
    を金属細線で接続するワイヤ接続リードフレーム部とを
    含むリードフレームにおいて、前記チップ接着リードフ
    レーム部を構成するチップ接着リードフレーム（２ａ）
    と、前記ワイヤ接続リードフレーム部を構成するワイヤ
    接続リードフレーム（３ａ）とを別個に設け、 前記ワイヤ接続リードフレームは前記チップ接着リード
    フレームの上側に所定の空間を挟んで重ねて配置された
    構造である ことを特徴とするリードフレーム。 ２、半導体チップがチップ接着リードフレーム部上に接
    着され、前記半導体チップ上の端子が金属細線でワイヤ
    接続リードフレーム部に接続され、樹脂封じされた構造
    を有する半導体装置において、前記チップ接着リードフ
    レーム部が所定の間隔をおいて前記ワイヤ接続リードフ
    レーム部の下側に設けられた ことを特徴とする半導体装置。
JP63032372A 1988-02-15 1988-02-15 リードフレームおよびこれを用いた半導体装置 Pending JPH01206660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63032372A JPH01206660A (ja) 1988-02-15 1988-02-15 リードフレームおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63032372A JPH01206660A (ja) 1988-02-15 1988-02-15 リードフレームおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH01206660A true JPH01206660A (ja) 1989-08-18

Family

ID=12357115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63032372A Pending JPH01206660A (ja) 1988-02-15 1988-02-15 リードフレームおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH01206660A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147356A (ja) * 1989-11-01 1991-06-24 Mitsubishi Electric Corp リードフレーム及びそれを用いた半導体装置
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147356A (ja) * 1989-11-01 1991-06-24 Mitsubishi Electric Corp リードフレーム及びそれを用いた半導体装置
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
KR20030017676A (ko) 듀얼 다이 패키지
JPH03169062A (ja) 半導体装置
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JPH02278740A (ja) 半導体装置のパッケージング方法
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JP2788011B2 (ja) 半導体集積回路装置
JPH03165549A (ja) 半導体集積回路装置
KR100218335B1 (ko) 칩 사이즈 패키지
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2587722Y2 (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
JPH08181274A (ja) ハイブリッドｉｃ
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0637234A (ja) 半導体装置
JPH1022329A (ja) 半導体装置
JPH0384940A (ja) 樹脂封止型半導体装置
JPS63141329A (ja) Ｉｃパツケ−ジ