JPH0120809B2 - - Google Patents
Info
- Publication number
- JPH0120809B2 JPH0120809B2 JP3145780A JP3145780A JPH0120809B2 JP H0120809 B2 JPH0120809 B2 JP H0120809B2 JP 3145780 A JP3145780 A JP 3145780A JP 3145780 A JP3145780 A JP 3145780A JP H0120809 B2 JPH0120809 B2 JP H0120809B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- resistor
- input terminal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は時定数を有する電子開閉装置に関
し、高周波を全波整流したものを電源とした場合
にも、シヤープにオン・オフ作動するようにする
ことを目的とする。
し、高周波を全波整流したものを電源とした場合
にも、シヤープにオン・オフ作動するようにする
ことを目的とする。
本出願人は先に、スイツチ素子としてトランジ
スタを用い、このトランジスタの制御に電界効果
トランジスタ（以下FETという）を用いて、一
般に市販されている電子部品を使つて簡単に安価
な、しかも時定数の選択幅の広い電子開閉装置を
提案した。
スタを用い、このトランジスタの制御に電界効果
トランジスタ（以下FETという）を用いて、一
般に市販されている電子部品を使つて簡単に安価
な、しかも時定数の選択幅の広い電子開閉装置を
提案した。
ところが、電源として高周波を全波整流したも
のを用いた場合、トランジスタのベース・エミツ
タ間、ベース・コレクタ間の静電容量のうち特に
ベース・エミツタ間の静電容量により生ずる洩れ
電流により、開閉装置がシヤープに作動しなくな
るおそれがある。
のを用いた場合、トランジスタのベース・エミツ
タ間、ベース・コレクタ間の静電容量のうち特に
ベース・エミツタ間の静電容量により生ずる洩れ
電流により、開閉装置がシヤープに作動しなくな
るおそれがある。
これは、たとえば、この電子開閉装置をけい光
灯の陰極予熱回路に使用する場合、複数段に増幅
されるため、上記洩れ電流も増幅されてしまい、
開閉装置としての機能を失なつてしまう。
灯の陰極予熱回路に使用する場合、複数段に増幅
されるため、上記洩れ電流も増幅されてしまい、
開閉装置としての機能を失なつてしまう。
そこで、この発明は上記の欠点を解消するため
に、トランジスタのエミツタ回路とコレクタ回路
との少なくとも一方にダイオードを挿入した点に
特徴を有するものである。
に、トランジスタのエミツタ回路とコレクタ回路
との少なくとも一方にダイオードを挿入した点に
特徴を有するものである。
以下この発明の実施例を図面に基き説明する。
第１図は、トランジスタにPNP形を、FETに
Ｎチヤネルのものを使用した場合の電子開閉装置
の回路図である。図において、１は高周波の交流
電源、２は全波整流装置、３は電子開閉装置Ｓの
正・負両極の入力端子S1，S2間にスイツチ素子と
して接続されるトランジスタで、そのエミツタが
正極入力端子S1側に、そのコレクタが負極入力端
子S2側にそれぞれ接続されている。
Ｎチヤネルのものを使用した場合の電子開閉装置
の回路図である。図において、１は高周波の交流
電源、２は全波整流装置、３は電子開閉装置Ｓの
正・負両極の入力端子S1，S2間にスイツチ素子と
して接続されるトランジスタで、そのエミツタが
正極入力端子S1側に、そのコレクタが負極入力端
子S2側にそれぞれ接続されている。
５はトランジスタ３と並列接続された分圧器で
あり、２個の抵抗６，７から成る。８は接合形及
び絶縁形のＮチヤネルのFETでトランジスタ３
のベースと分圧器５の分圧点に挿入接続される。
９は分圧器５の分圧点よりも負極側の抵抗７と並
列に接続した電解コンデンサである。この電解コ
ンデンサ９はFET８のソースとゲートとの間に
挿入されている。
あり、２個の抵抗６，７から成る。８は接合形及
び絶縁形のＮチヤネルのFETでトランジスタ３
のベースと分圧器５の分圧点に挿入接続される。
９は分圧器５の分圧点よりも負極側の抵抗７と並
列に接続した電解コンデンサである。この電解コ
ンデンサ９はFET８のソースとゲートとの間に
挿入されている。
１０はトランジスタ３のコレクタと負極入力端
子S2との間に挿入された抵抗で、この抵抗１０を
介してFET８のゲートが負極入力端子S2に接続
されている。１１はこの装置Ｓによりオン・オフ
される負荷である。
子S2との間に挿入された抵抗で、この抵抗１０を
介してFET８のゲートが負極入力端子S2に接続
されている。１１はこの装置Ｓによりオン・オフ
される負荷である。
そうして、高流電源１が高周波であるために問
題となるトランジスタ３のベース・エミツタ間の
静電容量による洩れ電流を阻止するためにダイオ
ード４が、トランジスタ３のエミツタ回路に挿入
してある。
題となるトランジスタ３のベース・エミツタ間の
静電容量による洩れ電流を阻止するためにダイオ
ード４が、トランジスタ３のエミツタ回路に挿入
してある。
次にその作用を説明する。
この装置Ｓの各入力端子S1・S2に、高周波の交
流電源１を全波整流装置２で整流して接続する
と、トランジスタ３、FET８には順方向に電位
がかかり、初期状態においては電解コンデンサは
未充電の状態にあり、かつ抵抗６・７の値は
FET８の内部抵抗より可成り高く設定してある
ので、電流の大半はダイオード４、トランジスタ
３のエミツタ、ベース、FET８のドレイン、ソ
ースを経て電解コンデンサ９、抵抗１０を通る回
路に急速に電流が流れ、電解コンデンサ９は充電
を開始するとともに、他方抵抗６を経由する回路
電流によつても電解コンデンサ９は充電される。
流電源１を全波整流装置２で整流して接続する
と、トランジスタ３、FET８には順方向に電位
がかかり、初期状態においては電解コンデンサは
未充電の状態にあり、かつ抵抗６・７の値は
FET８の内部抵抗より可成り高く設定してある
ので、電流の大半はダイオード４、トランジスタ
３のエミツタ、ベース、FET８のドレイン、ソ
ースを経て電解コンデンサ９、抵抗１０を通る回
路に急速に電流が流れ、電解コンデンサ９は充電
を開始するとともに、他方抵抗６を経由する回路
電流によつても電解コンデンサ９は充電される。
このように装置Ｓを接続すると、トランジスタ
３のベース回路にはFET８のドレイン、ソース
を経て電流が急速に流れるので、トランジスタ３
はすぐに導通状態になり、負荷１１にも電流が供
給されることになる。
３のベース回路にはFET８のドレイン、ソース
を経て電流が急速に流れるので、トランジスタ３
はすぐに導通状態になり、負荷１１にも電流が供
給されることになる。
この装置Ｓの過渡特性は抵抗６・７・１０
FET８の内部抵抗、電解コンデンサ９の各値に
より略決定される。
FET８の内部抵抗、電解コンデンサ９の各値に
より略決定される。
時間の経過とともに、この過渡特性に従つて
FET８のドレイン、ソース間に電流が流れ、電
解コンデンサ９は充電を進めてゆき、FET８の
ゲート、ソース間も除々に負電位を増してゆく。
やがて、電解コンデンサ９の両端電位がFET８
のピンチオフ電圧に近づいた時には、FET８の
ドレン、ソース間に流れる電流は初期電流値より
非常に少なくなり、ベース電流が減少するから、
トランジスタ３のエミツタ、コレクタ間は初期導
通状態よりも非常に大きな抵抗値をもつようにな
る。そのため分圧器５の両端の電圧は上り、抵抗
６を通る電流は急速に増大する。この増大した電
流により、電解コンデンサ９は更に充電が加速さ
れ、瞬時にFET８のピツチオフ電圧を超え、ド
レイン、ソース間は完全にオフ状態になる。
FET８のドレイン、ソース間に電流が流れ、電
解コンデンサ９は充電を進めてゆき、FET８の
ゲート、ソース間も除々に負電位を増してゆく。
やがて、電解コンデンサ９の両端電位がFET８
のピンチオフ電圧に近づいた時には、FET８の
ドレン、ソース間に流れる電流は初期電流値より
非常に少なくなり、ベース電流が減少するから、
トランジスタ３のエミツタ、コレクタ間は初期導
通状態よりも非常に大きな抵抗値をもつようにな
る。そのため分圧器５の両端の電圧は上り、抵抗
６を通る電流は急速に増大する。この増大した電
流により、電解コンデンサ９は更に充電が加速さ
れ、瞬時にFET８のピツチオフ電圧を超え、ド
レイン、ソース間は完全にオフ状態になる。
そうして、トランジスタ３もオフすることにな
るが、トランジスタ３がオフした後に、トランジ
スタ３のベース・エミツタ間の静電容量による洩
れ電流は、トランジスタ３のスイツチングに見合
つた速さのスイツチングダイオード４の整流特性
によつて阻止され、電子開閉装置Ｓはシヤープに
オフし、負荷１１に電流が流れなくなる。
るが、トランジスタ３がオフした後に、トランジ
スタ３のベース・エミツタ間の静電容量による洩
れ電流は、トランジスタ３のスイツチングに見合
つた速さのスイツチングダイオード４の整流特性
によつて阻止され、電子開閉装置Ｓはシヤープに
オフし、負荷１１に電流が流れなくなる。
その後は略分圧器５の抵抗６，７および抵抗１
０の分圧比により電解コンデンサ９の端子電圧は
一定電圧に保れ、FET８のゲート、ソース間お
よびゲート、ドレイン間も一定電圧に保たれるこ
ととなり、トランジスタ３は完全なオフ状態を持
続する。
０の分圧比により電解コンデンサ９の端子電圧は
一定電圧に保れ、FET８のゲート、ソース間お
よびゲート、ドレイン間も一定電圧に保たれるこ
ととなり、トランジスタ３は完全なオフ状態を持
続する。
なお、トランジスタのコレクタ回路にもダイオ
ードを挿入すれば、上記洩れ電流の阻止がより確
実になる。
ードを挿入すれば、上記洩れ電流の阻止がより確
実になる。
第２図は、トランジスタにNPN形を、FETに
Ｐチヤンネルのものを使用した場合の電子開閉装
置の回路図である。第１図と異なるのは、トラン
ジスタ３のコレクタとエミツタが逆になつたこ
と、FET８のゲートが正極入力端子S1側に接続
されたこと、抵抗１０が正極入力端子S1側に挿入
されたことなどである。したがつて、初期状態に
おいて大半の電流が流れるのは、抵抗１０、電解
コンデンサ９、FET８のソース、ドレイン、ト
ランジスタ３のベース、エミツタ、ダイオード４
であり、その後の作用は第１図と同様である。
Ｐチヤンネルのものを使用した場合の電子開閉装
置の回路図である。第１図と異なるのは、トラン
ジスタ３のコレクタとエミツタが逆になつたこ
と、FET８のゲートが正極入力端子S1側に接続
されたこと、抵抗１０が正極入力端子S1側に挿入
されたことなどである。したがつて、初期状態に
おいて大半の電流が流れるのは、抵抗１０、電解
コンデンサ９、FET８のソース、ドレイン、ト
ランジスタ３のベース、エミツタ、ダイオード４
であり、その後の作用は第１図と同様である。
なお、上記両実施例において、FET８のソー
スとドレインとが構造的に同等な場合には、回路
中でソースとドレインを逆にしてもよい。また、
交流電源１が低周波である場合には、ダイオード
４は省略してもよい。
スとドレインとが構造的に同等な場合には、回路
中でソースとドレインを逆にしてもよい。また、
交流電源１が低周波である場合には、ダイオード
４は省略してもよい。
以上説明したように、この発明では、電子開閉
装置のスイツチ素子であるトランジスタをFET
で制御し、このFETのオン・オフを抵抗と電解
コンデンサで制御するようにしたから、電子開閉
装置の構成部品は全て広く出回つている市販品で
まかなえる。しかも、その時定数は、各種の値の
ものが大量に出回つている抵抗および電解コンデ
ンサを適宜組み合わせることにより、広い範囲の
中から希望する値に正確に設定できる。これによ
り、時定数が大幅に異なる各種の電子開閉装置で
も同一の基本回路で簡単に正確に製造できる。
装置のスイツチ素子であるトランジスタをFET
で制御し、このFETのオン・オフを抵抗と電解
コンデンサで制御するようにしたから、電子開閉
装置の構成部品は全て広く出回つている市販品で
まかなえる。しかも、その時定数は、各種の値の
ものが大量に出回つている抵抗および電解コンデ
ンサを適宜組み合わせることにより、広い範囲の
中から希望する値に正確に設定できる。これによ
り、時定数が大幅に異なる各種の電子開閉装置で
も同一の基本回路で簡単に正確に製造できる。
さらに、用いられる交流電源が高周波である場
合に、トランジスタがオフした後にトランジスタ
の静電容量により生ずる洩れ電流を、トランジス
タのスイツチングに見合つた速さのスイツチング
ダイオードで阻止するようにしたから、低周波の
交流を電源とした場合はもちろん、高周波の交流
を電源とした場合にも、電子開閉装置をシヤープ
にオン・オフ作動でき、開閉装置としての性能が
よい。
合に、トランジスタがオフした後にトランジスタ
の静電容量により生ずる洩れ電流を、トランジス
タのスイツチングに見合つた速さのスイツチング
ダイオードで阻止するようにしたから、低周波の
交流を電源とした場合はもちろん、高周波の交流
を電源とした場合にも、電子開閉装置をシヤープ
にオン・オフ作動でき、開閉装置としての性能が
よい。
したがつて、一応用例として、この電子開閉装
置をけい光放電灯の高周波点灯回路に用いる場合
でも、シヤープにオフ作動するから、けい光放電
灯を確実に点灯させられる。
置をけい光放電灯の高周波点灯回路に用いる場合
でも、シヤープにオフ作動するから、けい光放電
灯を確実に点灯させられる。
そのうえ、点灯するまでにけい光放電灯の陰極
が予熱され、点灯時の放電で陰極が無用に損傷さ
れることがなくなるとともに、点灯中には予熱電
流が流れないので、省資源、省エネルギに果たす
役割も多大である。
が予熱され、点灯時の放電で陰極が無用に損傷さ
れることがなくなるとともに、点灯中には予熱電
流が流れないので、省資源、省エネルギに果たす
役割も多大である。
この他、数限りない広範囲な応用が考えられ、
この発明の利用価値の高さはきわめて顕著であ
る。
この発明の利用価値の高さはきわめて顕著であ
る。
図面はこの発明の実施例を示し、第１図は電子
開閉装置の回路図、第２図は別の実施例を示す第
１図相当図である。 S1……正極入力端子、S2……負極入力端子、３
……トランジスタ、４……ダイオード、５……分
圧器、８……電界効果トランジスタ、９……電解
コンデンサ、１０……抵抗。
開閉装置の回路図、第２図は別の実施例を示す第
１図相当図である。 S1……正極入力端子、S2……負極入力端子、３
……トランジスタ、４……ダイオード、５……分
圧器、８……電界効果トランジスタ、９……電解
コンデンサ、１０……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 正・負両極の入力端子間を接続するスイツチ
素子としてトランジスタを用い、トランジスタに
分圧器を並列に接続し、分圧器の分圧点をトラン
ジスタのベースに電界効果トランジスタを介して
接続し、電界効果トランジスタのゲートを一方の
入力端子に抵抗を介して接続し、この抵抗はトラ
ンジスタより入力端子側に位置させ、電界効果ト
ランジスタのソースおよびドレインのうち分圧器
の分圧点とつながるものとゲートとの間に電解コ
ンデンサを挿入するとともに、トランジスタのエ
ミツタ回路とコレクタ回路との少なくとも一方に
ダイオードを挿入したことを特徴とする電子開閉
装置。 ２ 特許請求の範囲第１項に記載した電子開閉装
置において、トランジスタにPNPトランジスタ
を用い、電界効果トランジスタにＮチヤネルの電
界効果トランジスタを用い、電界効果トランジス
タのゲートを負極入力端子に抵抗を介して接続
し、この抵抗をトランジスタより負極入力端子側
に位置させたもの。 ３ 特許請求の範囲第１項に記載した電子開閉装
置において、トランジスタにNPNトランジスタ
を用い、電界効果トランジスタにＰチヤネルの電
界効果トランジスタを用い、電界効果トランジス
タのゲートを正極入力端子に抵抗を介して接続
し、この抵抗をトランジスタより正極入力端子側
に位置させたもの。 ４ 特許請求の範囲第１項、第２項または第３項
に記載した電子開閉装置において、トランジスタ
のエミツタ回路にダイオードを挿入したもの。 ５ 特許請求の範囲第１項、第２項または第３項
に記載した電子開閉装置において、トランジスタ
のコレクタ回路にダイオードを挿入したもの。 ６ 特許請求の範囲第１項、第２項または第３項
に記載した電子開閉装置において、トランジスタ
のエミツタ回路とコレクタ回路とにそれぞれダイ
オードを挿入したもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145780A JPS56128023A (en) | 1980-03-11 | 1980-03-11 | Electronic switchgear |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145780A JPS56128023A (en) | 1980-03-11 | 1980-03-11 | Electronic switchgear |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56128023A JPS56128023A (en) | 1981-10-07 |
| JPH0120809B2 true JPH0120809B2 (ja) | 1989-04-18 |
Family
ID=12331778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145780A Granted JPS56128023A (en) | 1980-03-11 | 1980-03-11 | Electronic switchgear |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56128023A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141217A (ja) * | 1984-08-01 | 1986-02-27 | Makoto Aso | 遅延回路 |
-
1980
- 1980-03-11 JP JP3145780A patent/JPS56128023A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56128023A (en) | 1981-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| US4555741A (en) | Device for eliminating inrush-current | |
| KR870007605A (ko) | Fet를 사용한 스위칭회로 | |
| US4626746A (en) | Power control circuit | |
| JPS59956B2 (ja) | 放電灯点灯装置 | |
| US4323789A (en) | Sequencer for power supply voltages | |
| JP3301472B2 (ja) | 突入電流防止機能を有する回路装置 | |
| US3931544A (en) | Fast warm up electronic ballast circuit for a high pressure discharge lamp | |
| JPH0120809B2 (ja) | ||
| JPS5765909A (en) | Line driver circuit having overcurrent protecting function | |
| EP0507398A1 (en) | Circuit arrangement | |
| JPS6149855B2 (ja) | ||
| US3493813A (en) | Lamp flasher | |
| US3022467A (en) | Oscillator circuit with power transistor output stage | |
| JPH07288981A (ja) | 定電圧装置 | |
| GB1505031A (en) | Circuit arrangement including a discharge lamp | |
| JPS58117504U (ja) | 負荷制御回路 | |
| JPS55120379A (en) | Transistor inverter | |
| SU421062A1 (ru) | Нейтральное реле | |
| US20220337053A1 (en) | Electronic circuit protector | |
| SU836630A1 (ru) | Стабилизированный источник питани | |
| JPS6325678Y2 (ja) | ||
| SU860310A1 (ru) | Полупроводниковое реле времени | |
| JPS63227215A (ja) | 半導体スイツチ回路 | |
| KR890000411Y1 (ko) | 마이크로 프로세서의 리셋트 회로 |