JPH01208953A - Digital trunk control system - Google Patents
Digital trunk control systemInfo
- Publication number
- JPH01208953A JPH01208953A JP3289688A JP3289688A JPH01208953A JP H01208953 A JPH01208953 A JP H01208953A JP 3289688 A JP3289688 A JP 3289688A JP 3289688 A JP3289688 A JP 3289688A JP H01208953 A JPH01208953 A JP H01208953A
- Authority
- JP
- Japan
- Prior art keywords
- line
- fault
- inserter
- digital trunk
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル電子交換機におけるデジタル回線制御
方式、特にデジタルトランク制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital line control system in a digital electronic exchange, and particularly to a digital trunk control system.
従来、デジタル回線関連装置の障害処理試験を行う場合
、デジタルトランクで終端されたPCM回線上に試験器
を接続し、疑似障害を発生し、試験を行っていた。Conventionally, when performing fault handling tests on digital line-related devices, a tester was connected to a PCM line terminated with a digital trunk, a pseudo fault was generated, and the test was performed.
上述した従来の障害処理試験においては、PCM四線上
に外付けの試験器を接続して行っているが、試験器をデ
ジタルトランクとインターフェースさせるために、試験
器自体としては、少なくともデジタルトランクが有する
機11ヒ以上の機能を持つものが必要となる。したがっ
て試験器は高価なものとなり、経済的ではない。In the conventional fault handling test described above, an external tester is connected to the PCM four wires, but in order to interface the tester with the digital trunk, the tester itself must at least have a You will need something with more than 11 functions. Therefore, the tester becomes expensive and is not economical.
本発明の目的は、外付けの試験器を接続することなく、
障害処理試験を可能とするデジタルトランク制御方式を
提供することにある。The purpose of the present invention is to
The purpose of this invention is to provide a digital trunk control method that enables failure handling tests.
(課題を解決するための手段〕
本発明のデジタルトランク制御方式は、PCM回線を終
端するデジタルトランクであって、回線障害情報を発生
する回線障害発生回路と、この回線障害発生回路により
発生された回線障害情)Kを送信側T) CM I”1
線に挿入するインサータとを内臓するデジタルトランク
と、
前記回線障害発生回路を制御して回線障害情報を発生さ
せる回線制御装置とを備えている。(Means for Solving the Problems) The digital trunk control system of the present invention is a digital trunk that terminates a PCM line, and includes a line fault occurrence circuit that generates line fault information, and a line fault generation circuit that generates line fault information. Line failure information) K to sending side T) CM I”1
The digital trunk includes an inserter that is inserted into the line, and a line control device that controls the line failure generation circuit and generates line failure information.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。P
CM回線を終端する各デジタルトランク(図では2個の
デジタルトランク5,6のみを示している)は、回線障
害情報を発生する回線障害発生回路と、発生された回線
障害情報を送信側PCM回線に挿入するインサータとを
内臓している。FIG. 1 is a block diagram showing one embodiment of the present invention. P
Each digital trunk that terminates a CM line (only two digital trunks 5 and 6 are shown in the figure) has a line fault generation circuit that generates line fault information and a line fault generation circuit that transmits the generated line fault information to the transmitting PCM line. It has a built-in inserter for inserting into the device.
第1図では、代表的にデジタルトランク6内にインサー
タ6aおよび回線障害発生回路6bを示しである。In FIG. 1, an inserter 6a and a line fault generation circuit 6b are typically shown within the digital trunk 6.
各デジタルトランクの回線障害発生回路は、回線制御装
置7に接続され、この回線制御装置は後述する中央処理
装置からの回線障害発生命令に基づいて制御動作を行う
。The line fault occurrence circuit of each digital trunk is connected to a line control device 7, and this line control device performs control operations based on a line fault occurrence command from a central processing unit, which will be described later.
デジタルトランクが接続されるデジタル多重化装置4は
、ドロッパ/インサーク3を介して時分割スイッチに接
続され、また、回線制御装置はドロッパ/インサータ3
を介して時分割スイッチ2に接続されている。時分割ス
イッチ2には、中央処理装置1が接続されている。The digital multiplexing device 4 to which the digital trunk is connected is connected to the time division switch via the dropper/inserker 3, and the line control device is connected to the dropper/inserker 3.
It is connected to the time division switch 2 via. A central processing unit 1 is connected to the time division switch 2 .
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
中央処理装置1より送出された回線障害発生命令は、時
分割スイッチ2→ハイウエイ8→ドロツパ/インサータ
3−制御線9を経由して回線制御装置7に送られる。こ
の回線障害発生命令がデジタルトランク6に対するもの
である場合には、回線制御装置7は制御線10を経てデ
ジタルトランク6内の回線障害発生回路6bが指定され
た障害情報を発生するように制御する。これにより、回
線障害発生回路6bは障害情報を発生し、インサータ6
aに送る。インサータ6aは、これを送信側PCM回線
12に挿入し対局へ送出する。この障害情報に対する対
局側からのレスポンスは、受信側PCM回線11より受
信され、デジタルトランク6−制御線1〇−回線制御装
置7−制御線9−ドロッパ/インサータ8→ハイウエイ
8−時分割スイッチ2を経由して中央処理装置1に報告
される。これにより、障害処理試験が行われる。A line fault occurrence command sent from the central processing unit 1 is sent to the line control unit 7 via the time division switch 2 → highway 8 → dropper/inserter 3 - control line 9. If this line fault generation command is for the digital trunk 6, the line control device 7 controls the line fault generation circuit 6b in the digital trunk 6 to generate specified fault information via the control line 10. . As a result, the line fault generating circuit 6b generates fault information, and the inserter 6
Send to a. The inserter 6a inserts this into the transmitting side PCM line 12 and sends it to the game player. A response from the opposing side to this failure information is received from the receiving side PCM line 11, and is sent from the digital trunk 6 to the control line 10 to the line control device 7 to the control line 9 to the dropper/inserter 8 to the highway 8 to the time division switch 2. The information is reported to the central processing unit 1 via. As a result, a failure handling test is performed.
以上の手順では中央処理装置lのオンライン制御により
、対局とのインターワーク試験において、回線障害の自
動発生および障害処理機能の検証ができる。In the above procedure, by online control of the central processing unit 1, it is possible to automatically generate a line failure and verify the failure handling function in an interwork test with a game player.
さらに第1図においてデジタルトランク間の折り返しル
ープ13を作れば、同様の試験が自局内において可能と
なり、送信側PCM回線と受信側PCM回線との間に折
り返しループ14を作れば、単一デジタルトランクのみ
の試験も可能である。Furthermore, if a return loop 13 is created between the digital trunks in FIG. It is also possible to test only
以上説明したように本発明はデジタルトランク内に回線
障害発生回路とインサータを設けることにより、従来高
価な外付の試験器で行っていた回線障害試験を経済的に
実現できる。経済性という面から見れば、回線障害発生
回路およびインサータは、LSI化を図れば、従来回路
の中に容易に組み込むことが可能であり、コスト増は非
常に少ない。As described above, by providing a line fault generation circuit and an inserter in a digital trunk, the present invention can economically implement a line fault test, which was conventionally performed using an expensive external tester. From an economic point of view, the line failure circuit and inserter can be easily incorporated into a conventional circuit if they are integrated into an LSI, and the increase in cost is very small.
さらに、電子交換機のオンラインプログラムの制御で回
線障害の発生、検証が可能であるので、オンラインプロ
グラムのデバッグにも利用できる効果がある。Furthermore, since it is possible to detect and verify the occurrence of line failures by controlling the online program of the electronic exchange, it can also be used to debug online programs.
第1図は本発明によるデジタルトランク制御方式を実現
するための構成の一実施例を示すブロック図である。
1・・・・・中央処理装置
2・・・・・時分割スイッチ
3・・・・・ドロッパ/インサータ
4・・・・・デジタル多重化装置
5.6・・・デジタルトランク
6a・・・・回線障害発生回路
6b・・・・インサータ
7・・・・・回線制御装置
8・・・・・ハイウェイ
9.10・・・制御線
11・・・・・PCM回線(受信側)
12・・・・・PCM回線(送信側)
13・・・・・折り返しループ
(デジタルトランク間)
14・・・・・折り返しループ
(デジタルトランク自己折り返し)
代理人 弁理士 岩 佐 義 幸
]
第1図FIG. 1 is a block diagram showing an embodiment of a configuration for realizing a digital trunk control method according to the present invention. 1...Central processing unit 2...Time division switch 3...Dropper/inserter 4...Digital multiplexer 5.6...Digital trunk 6a... Line failure circuit 6b...Inserter 7...Line control device 8...Highway 9.10...Control line 11...PCM line (receiving side) 12... ... PCM line (transmission side) 13 ... Return loop (between digital trunks) 14 ... Return loop (digital trunk self-return) Agent Patent attorney Yoshiyuki Iwasa] Figure 1
Claims (1)
、回線障害情報を発生する回線障害発生回路と、この回
線障害発生回路により発生された回線障害情報を送信側
PCM回線に挿入するインサータとを内臓するデジタル
トランクと、 前記回線障害発生回路を制御して回線障害情報を発生さ
せる回線制御装置とを備えるデジタルトランク制御方式
。(1) A digital trunk that terminates a PCM line, which includes a line fault generation circuit that generates line fault information and an inserter that inserts the line fault information generated by this line fault generation circuit into the transmitting PCM line. A digital trunk control method comprising: a digital trunk that controls the line failure; and a line control device that controls the line failure generation circuit and generates line failure information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289688A JPH01208953A (en) | 1988-02-17 | 1988-02-17 | Digital trunk control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289688A JPH01208953A (en) | 1988-02-17 | 1988-02-17 | Digital trunk control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208953A true JPH01208953A (en) | 1989-08-22 |
Family
ID=12371656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289688A Pending JPH01208953A (en) | 1988-02-17 | 1988-02-17 | Digital trunk control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208953A (en) |
-
1988
- 1988-02-17 JP JP3289688A patent/JPH01208953A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPH01208953A (en) | Digital trunk control system | |
| CA2216673A1 (en) | Dual connection ep brake system | |
| KR19990060610A (en) | How to check communication device online status in switching system | |
| KR100259912B1 (en) | Time switch controlling method for diagnosing error of call route | |
| JPS62241452A (en) | Circuit test system | |
| JPH0287852A (en) | Protocol simulator | |
| JP2765034B2 (en) | Overload test method for signaling equipment | |
| JPS6390250A (en) | Communication control equipment | |
| JPH02159142A (en) | Communication test method | |
| JPH0637910A (en) | Preliminary switching system for no7 signal link controller | |
| JPS61144952A (en) | Artificial call generating device | |
| JPS6199438A (en) | Gpib transmission circuit system | |
| JPS6043550B2 (en) | Communication line control device | |
| JPH05160882A (en) | Protocol verification equipment | |
| JPH1185570A (en) | Online transmitting and receiving data debug system | |
| JPH05336212A (en) | Test system for data communication protocol | |
| JP2002009884A (en) | Line fault generating system | |
| JPS6319933A (en) | Loopback test control circuit | |
| JPH1188330A (en) | Simulator device and remote maintenance system using the same | |
| JPH02266731A (en) | Loopback test system | |
| JPH0296842A (en) | Testing method for distributed processor | |
| JPH0226493A (en) | Connection control system | |
| JPS6265540A (en) | Data line test system | |
| JPS62117051A (en) | Processing test method for fault of on-line communication network |