JPH01211989A - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JPH01211989A
JPH01211989A JP3610988A JP3610988A JPH01211989A JP H01211989 A JPH01211989 A JP H01211989A JP 3610988 A JP3610988 A JP 3610988A JP 3610988 A JP3610988 A JP 3610988A JP H01211989 A JPH01211989 A JP H01211989A
Authority
JP
Japan
Prior art keywords
insulating film
resist
rib
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3610988A
Other languages
English (en)
Inventor
Kazuaki Watanabe
和昭 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3610988A priority Critical patent/JPH01211989A/ja
Publication of JPH01211989A publication Critical patent/JPH01211989A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体レーザの製造方法に関する。
〔従来の技術〕
従来の半導体レーザにおいては、リブの形成及び埋め込
みに際して第2図(a)〜(c)に示す様に、ダブルヘ
テロ接合を積層した半導体基板上に、絶縁膜、例えば二
酸化ケイ素膜を蒸着し、パターンニングを施したレジス
トをマスクとして二酸化ケイ素膜のエツチングを行い、
次いでレジストを剥離(a)、II−Vl族化合物半導
体、例えばセレン化亜鉛のエピタキシャル成長を行った
のち(b)、多結晶セレン化亜鉛と単結晶セレン化亜鉛
のエツチング速度の差を利用してリブ上のセレン化亜鉛
を選択的に除去していた。
〔発明が解決しようとする課題〕
しかし前述の従来技術では、ライブ上の絶縁膜がヒサシ
状に張り出すためセレン化亜鉛のエピタキシャル成長を
行った場合、第2図(b)の様な形状に多結晶及び単結
晶ff−Vl族化合物半導体層が成長し、その結果、リ
ブ上のIf−Vl族化合物半導体層を取り除くために選
択エツチングを行うと第2図(C)の様にリブの側面に
沿ってもエツチングが進行し、デバイスとして使用した
場合、注入電流あるいは光のもれが生じるという問題点
を有する。
そこで本発明は、この様な問題点を解決するもので、そ
の目的とするところは注入電流及び光のもれがないリブ
埋め込み型半導体レーザを歩留りよく製造することであ
る。
〔課題を解決するための手段〕
本発明の半導体レーザの製造方法は、第1のクラッド層
、活性層、第2のクラッド層を有するダブルヘテロ接合
を積層した半導体基板上に絶縁膜を蒸着する工程と、上
記、絶縁膜上にレジストを塗布する工程と、レジストを
パターニングしこれをマスクとして絶縁膜をエツチング
する工程と、上記レジストを除去することなく絶縁膜を
マスクとしてエツチングによりリブを形成する工程と、
レジストとリブの間の絶縁膜をエツチングして絶縁膜の
幅をリブのストライプ幅より細くする工程と、レジスト
を剥龍したのち■−■族化合物半導体のエピタキシャル
成長を行う工程と、リブ上のIf−Vl族化合物半導体
層を選択的に除去する工程とからなることを特徴とする
〔実 施 例〕
第1図は本発明の一実施例を示し従来例との相違は、リ
ブ形成の際マスクとして用いた絶縁膜のしサシ状に張り
出した部分を取り除いたのち、■−Vl族化合物半導体
でリブを埋め込むことである。
次に製造工程を第1図(a)〜(f)を用いて説明する
。まず第1図(a)の如く、バッファ層102、第1の
クラッド層103、活性層104、第2のクラッド層1
05、コンタクト層106が順次積層された半導体基板
101を準備し、上記コンタクト層106上全面に絶縁
膜、例えば二酸化ケイ素膜107を積層する。欺る二酸
化ケイ素膜の成長は常圧化学気相成長法(CVD)を用
いて320・〜500°Cで行い、その膜厚は1000
〜3000人とする4次いでレジスト108を二酸化゛
ケイ素膜上に塗布、さらにフォト工程によりパターニン
グしたのち、上記レジストをマスクとして二酸化ケイ素
層107をコンタクト層106が露出するまでエツチン
グする。なおエッチャントとして、フッ酸−フッ化アン
モニウム系のものを用いる。(第1図(b)) その後、第1図(c)に示す如く二酸化ケイ素層107
をマスクとしてエツチングを行いリブを形成する。欺る
エツチングは硫酸系エッチャントを使用し、第2のクラ
ッド層106が0.1〜0゜4μm残るまでエツチング
する。
次いで、第1図(d)の如くリブからヒサシ状に張り出
した二酸化ケイ素lB1107をエツチングして、ヒサ
シ状の部分を取り除く、エッチャントは第1図(b)に
おいて二酸化ケイ素WA107をパターニングした際使
用したものと同じフッ酸−フッ化アンモニウム系のもの
を使用し、二酸化ケイ素膜がリブ端から0.1〜1.0
μm後退するまでエツチングする。
さらにレジスト108を除去し、第1図(e)の如<I
[−Vl族化合物半導体例えば、セレン化亜鉛を電流狭
窄層としてリブを埋め込む、埋め込みは有機化学気相成
長法(MOCVD)法により亜鉛ソースとしてジメチル
亜鉛=ジエチルセレン:アダクツを、セレンソースとし
て上記アダクツの他にセレン化水素を使用し、成長温度
350〜400℃でエピタキシャル成長を行う、その結
果第1図(e)の如く二酸化ケイ素上にはセレン化亜鉛
の多結晶が、その他の部分にはセレン化亜鉛の単結晶が
積層される。
最後に、水酸化ナトリウム系エッチャントによリセレン
化亜鉛のエツチングを行うと、エツチング速度の大きい
リブ上の多結晶セレン化亜鉛が選択的にエツチングされ
、リブの両側には単結晶のセレン化亜鉛が残る。エツチ
ングはリブ上の二酸化ケイ素が露出するまで行う。
以上のように本実施例の半導体レーザの製造方法では、
リブ上の二酸化ケイ素のしサシ状の部分を除去してから
セレン化亜鉛による埋め込みを行うので、埋め込み後リ
ブ上の多結晶セレン化亜鉛をエツチングにより取り除く
際、リブの脇が掘れることがなく、従来の方法で製造さ
れた半導体レーザに比べ電流狭窄及び光の閉じ込めとい
う点で良好である。
〔発明の効果〕
本発明の半導体レーザの製造方法によれば、■−■族化
合物半導体によるリブ埋め込み後、リブ上に積層した■
−■族化合物半導体を取り除く際、選択エツチングを行
ってもリブ側面の■−■族化合物半導体がエツチングさ
れることはなく、このことはデバイスとして使用した場
合、注入電流および光の閉じ込め効果が向上し、低しき
い電流値でのレーザ発振が可能になると共に高い外部微
分量子効率が得られ、その結果半導体レーザの高出力化
、高寿命化が期待できる。
また埋め込み層として使用しているII−Vl族化合物
半導体は熱伝導度が高いため、リブに■−■族化合物半
導体が密着しているということは、レーザ発振させた場
合発生した熱の放熱効率が高く、しいては高寿命化、高
信頼性が得られる。
一方、従来技術においてリブから張り出しな絶縁膜のヒ
サシ状の部分を取り除くことなくff−IV族化合物半
導体をエピタキシャル成長させ、成長後リプの脇が掘れ
ない様リプ上のII−Vl族化合物半導体層を取り除く
ためには、II−Vl族化合物半導体層上にパターニン
グしたマスクを形成し、エツチングを施すことが必要だ
が、この方法は工程数が増えるばかりが平坦でない面上
に塗布したレジストに対してアライメントを行うといっ
なフォト工程を経なければならない、従って本半導体レ
ーザの製造方法は、工程数の減少と共に歩留りの大幅な
向上という効果を有する。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例を示す製造工
程断面図、第2図(a)〜(c)は従来例を示す製造工
程断面図である。 101.201・・・半導体基板 102.202・・・バッファー層 103.203・・・第1クラッド層 104.204・・・活性層 105.205・・・第2クラッド層 106.206・・・コンタクト層 107.207・・・二酸化ケイ素膜 108・・・・・・・レジスト 109.209・・・単結晶セレン化亜鉛の埋め込み層 110.210・・・多結晶セレン化亜鉛以上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上  務(他1名)6・ \、、−“ (久) (1D)

Claims (1)

    【特許請求の範囲】
  1.  第1のクラッド層、活性層、第2のクラッド層を有す
    るダブルヘテロ接合を積層した半導体基板上に絶縁膜を
    蒸着する工程と、上記、絶縁膜上にレジストを塗布する
    工程と、レジストをパターンニングしこれをマスクとし
    て絶縁膜をエッチングする工程と、上記レジストを除去
    することなく絶縁膜をマスクとしてエッチングによりリ
    ブを形成する工程と、レジストとリブの間の絶縁膜をエ
    ッチングして絶縁膜の幅をリブのストライプ幅より細く
    する工程と、レジストを剥離したのちII−VI族化合
    物半導体のエピタキシャル成長を行う工程と、リブ上の
    II−VI族化合物半導体層を選択的に除去する工程と
    からなることを特徴とする半導体レーザの製造方法。
JP3610988A 1988-02-18 1988-02-18 半導体レーザの製造方法 Pending JPH01211989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3610988A JPH01211989A (ja) 1988-02-18 1988-02-18 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3610988A JPH01211989A (ja) 1988-02-18 1988-02-18 半導体レーザの製造方法

Publications (1)

Publication Number Publication Date
JPH01211989A true JPH01211989A (ja) 1989-08-25

Family

ID=12460602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3610988A Pending JPH01211989A (ja) 1988-02-18 1988-02-18 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JPH01211989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866918A (en) * 1995-02-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866918A (en) * 1995-02-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
JPH1131864A (ja) 低転位窒化ガリウムの結晶成長方法
JP4274504B2 (ja) 半導体薄膜構造体
JP4303379B2 (ja) 半導体基板の製造方法
JPH03171617A (ja) シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法
JPH02288288A (ja) 埋め込みヘテロ構造レーザダイオードの製造方法
JPS5810875B2 (ja) ハンドウタイハツコウソウチオヨビソノセイゾウホウホウ
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JP4303500B2 (ja) 窒化物半導体素子の製造方法
EP0590870B1 (en) Method of making a buried heterostructure laser
JP2508456B2 (ja) 半導体単結晶薄膜の形成方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JP3188931B2 (ja) 薄膜成長方法
JPH08222808A (ja) 半導体発光装置の製造方法
JP2002203793A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPH07176830A (ja) 半導体発光素子の製造方法
JPS63177493A (ja) 埋込み構造半導体レ−ザの製造方法
JP2525617B2 (ja) 半導体レ−ザの製造方法
JPS6281782A (ja) 半導体発光装置
JPH06177487A (ja) 高抵抗埋込層の製造方法
JP2002246279A (ja) 半導体基板及びその作製法並びに半導体デバイス
JPH05275356A (ja) Iii−v族化合物半導体薄膜選択成長形成用マスク及びそれを用いたiii−v族化合物半導体薄膜選択成長形成法
JPS60260184A (ja) 半導体発光装置及びその製造方法