JPH01212026A - パルスカウント方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車速あるいはエンジン回転数などを
検出したパルス信号を計数するパルスカウント方式に間
する。

従来の技術 マイクロコンピュータを用いた車載用電子機器において
、パルスカウントの測定はエンジン回転数の検出信号あ
るいは車速検出信号の計数を行う上で重要である。この
ようなパルスの計数は、−般に割込み処理を用いて行わ
れる場合と、所定の短い時間間隔でパルスの有無を計数
する場合とが知られている。

第６図は、所定時間毎に車速信号などのパルス信号を計
数する一例を示す簡略化したブロック図である。たとえ
ば車輪の回転軸などに関連して取付けられたリードスイ
ッチなどによって実現される速度検出器１からの検出信
号は、処理回路２に入力されて矩形のパルス波形に波形
整形される。

また、第７図に示すように検出信号のパルス波形より充
分に短い波形のチエツクパルス信号であるクロックパル
スがライン１３を介してカウンタ３に入力される。この
ようなりロックパルスは、予め定めた一定の周期毎に導
出される。

検出信号は排他的Ｃ）Ｒゲート６によってメモリ５の内
容と比較される。このメモリ５には、後述するように検
出信号の状態が記憶されており、検出信号とメモリ５の
内容とが同一の場合には、ライン１１に“Ｌ”レベル信
号が出力され、それに応答してカウンタ３はクリアされ
る。一方、検出信号とメモリ５の内容とが異なる場合に
は、ライン１１に′Ｈ″レベル信号が出力されてカウン
タ３はクロックパルスをカウントしていく。やがてカウ
ンタ３が一定値に達すると、カウンタ３からカウンタ４
へ“■（”レベルの桁上がり信号がライン１２を介して
出力される。この桁上がり信号は、ＡＮＤゲート７によ
って入力パルスが“Ｈ″レベルときのみカウンタ４に伝
えられて、検出信号のカウントが行われる。

桁上がり信号が“Ｈ”レベルのときは、メモリ５の内容
を入力パルスの状態に書換えるためにスイッチＳ１が閉
じられ、メモリ５の内容は検出信号のレベルと同一にな
る。したがって排他的ＯＲゲート６の出力が再び′Ｌ”
レベルになり、それに応答してカウンタ３がクリアされ
桁上がり信号が“Ｌ”レベルになる。このようにしてカ
ウンタ４には入力パルス信号の立上がり数がカウントさ
れる。

第８図は、処理回路２から導出されるパルス信号を示す
波形図であり、第９図はメモリ５の動作を説明するため
の図であり、第１０図はカウンタ４の動作を説明するた
めの図である。検出器１からの検出信号が処理回路２に
入力され、この処理回路２内で矩形のパルス波形に波形
整形されて、第８図で示されるパルス信号が導出される
。カウンタ４において、入力した信号が第８図の参照符
１０ａで示されるように、ローレベルである場合には最
下位の桁４ｄは「０」となっており、メモリ５の初期値
はｒ□、であり、排他的ＯＲゲート６の出力は“Ｌ″レ
ベルあるため、カウンタ３はクリアされており、桁上り
信号は“Ｌ”である。

排他的ＯＲゲート６の出力が“Ｈ”レベルとなり、カウ
ンタ３がチエツクパルスのカウントを開始する。そして
、カウンタ３が一定値になると、桁上げ信号が“Ｈ”レ
ベルとなって、ＡＮＤゲート７に“■”レベルが出力さ
れて、第８図のパルスのレベルが“Ｈ”レベルのとき、
カウンタ４は１パルスカウントし、その最下位の桁４ｄ
は第９図（２）で示すように「１」が入力される。

ＡＮＤゲート７からのハイレベル信号を入力したカウン
タ４は、第１０図（２）で示すように、その桁４ｃ、４
ｄにそれぞれ「Ｏ」、「１」が入力された状態となる。

次に第８図の参照符１０ｃで示すローレベルのパルス信
号になると、排他的ＯＲゲート６からＨ”レベルが出力
されて、カウンタ３が一定値に達するとカウンタ３から
桁上り信号が出力されるが、ＡＮＤゲート７によって遮
断されるためカウンタ４はカウントしない。

したがってカウンタ４は、前記第１０図（２）の状態を
保ち、桁４ｃ、４ｄにはｒ□、、ｒｌ。

が入力された状態を保つ。再び第８図の参照符１０ｄで
示すハイレベルに立上がったパルス信号が入力されると
、桁４ｄには「１」が入力され、カウンタ４が第１０７
（４）に示されるようにカウントして、その桁４　ｃ　
、　’４　ｄに’ＩＪ、’ＯＪが入力される。

第１１図は、上記動作を説明するフローチャートである
。第１１図を併せて参照して、ステップｍ１では、処理
回路２から第８図に示したようなパルスが入力される。

ステップｍ２では、前記排他的ＯＲゲート６を用いた前
回データとの比較が行われ、ステップｍ３でパルスレベ
ルの変化の有無が判断される。変化があればステップｍ
４で該パルスのレベル変化が、立上がりであるか否かが
判断される。この判断はＡＮＤゲート７で行われ、立上
がりであればステップｍ６でカウンタ３を用いたノイズ
フィルタ処理が行われる。

ステップｍ６でノイズフィルタ処理が終了したか苦かが
判断され、終了すれば前述したようにＡＮＤゲート７に
“Ｈ”レベルの信号が出力され、カウンタ４はパルスを
受付け、カウント内容を＋１インクリメントする。ステ
ップｍ８ではスイッチＳ１を閉じてメモリ５に該パルス
状態を記憶する。ステップｍ９では、ノイズフィルタ処
理を行うカウンタ３を初期化する。

一方、前記ステップｍ３．ｍ４において判断結果が否定
であれば、直ちにステップｍ９の処理が行われる。前記
ステップｍ６の判断が否定であればステップｍ７〜ｍ９
の処理は回避され、それに引続く処理が行われる。

発明が解決しようとする課題 上述したような従来技術では、パルスのレベルを記憶す
るためのメモリ５や、メモリ５の信号の供給／遮断を行
うためのスイッチ８１などを配置する必要があるなど、
構成がむやみに複雑であった。パルスのレベルを記憶す
るためだけに、メモリ５として用いられる記憶領域を確
保することが必要であり、このような従来技術が用いら
れる車載用マイクロコンピュータなどにおいて、使用範
囲に制限が課されてしまうという問題点があった。

本発明の目的は、上述の技術的課題を解消し、構成およ
び処理手順が簡便であって、実用性の格段に向上された
パルスカウント方式を提供することである。

課題を解決するための手段 本発明は、カウント制御信号が入力され、その毎にカウ
ント動作を行う複数のビットのカウンタと、 カウンタの最下位ビットの状態と、カウントすべきパル
スのレベル状態とを比較して相異状態検出信号を出力す
る比較手段と、 比較手段からの相異状態検出信号が入力されたときから
予め定められた限時時間を計時し、該計時が終了すると
前記カウンタヘカウント制御信号を出力する計時手段と
を含み、 前記カウンタの最下位ビットを除いたビットによって前
記パルス数のカウントを行うようにしたことを特徴とす
るパルスカウント方式である。

作　　用 本発明に従えば、計数すべきパルスの状態が記憶されて
いるパルスの状態から変化する毎に比較手段から相異状
態検出信号が出力され、計時手段による計時の後、カウ
ンタのカウント動作が行われる。このカウンタの最下位
ビットはカウント動作毎に、すなわちパルスの状態が変
化する毎に反転するため、この最下位ビットをパルスの
状態を記憶するメモリとして利用する。

実施例 第１因は、本発明の一実施例のブロック図である。たと
えば自動車の車輪軸などに関連して取付けられた速度検
出器２０からの出力信号は、処理回路２１に入力されて
矩形の速度パルス信号に波形整形される。処理回路２１
から導出される計数すべき速度パルスは、パルス計数手
段２２に入力される。このパルス計数手段２２は、計数
すべき前記処理回路２１からの速度パルスより充分にパ
ルス幅の小さなチエツクパルスであるクロックパルスＣ
Ｐが入力され、その計数動作を行う計時手段であるカウ
ンタ２３と、前記速度パルス信号の計数動作を行うカウ
ンタ２４と、入力パルスとカウンタ２４の最下位ビット
との間に排他的論理和演算を施し、相違状態を検出する
排他的ＯＲゲートなどによって実現される比較手段２５
とを含む。

この比較手段２５は、入力パルスとカウンタ２４の最下
位ビットとが異なるときにのみ、カウンタ２３に計数動
作を行わせるように構成されている。このようなパルス
計数手段２２の出力は、バルブ２６を開閉制御するため
の電磁ソレノイド２７などを駆動するための駆動手段２
８に与えられる。

第２図は、パルス計数手段２２の動作を説明するための
フローチャートである。ステップｎ１で、処理回路２１
からパルス信号が導出されると、そのパルス信号は比較
手段２５に入力される。ステップｎ２で、比較手段２５
に入力された速度パルス信号は、カウンタ２４の最下位
ビットと比較演算されて、相違状態検出信号であるレベ
ル識別信号をライン１１１を介してカウンタ２３に出力
する。

こうして入力したカウンタ２４の最下位ビットのレベル
識別信号について、ステップｎ３で速度パルス信号のレ
ベルが前回時レベルとに変化がなければ＜１１１＝“Ｌ
”）、ステップｎ７へ移り、カウンタ２３が初期化され
る。また、速度パルス信号レベルとカウンタ２４の最下
位ビットとが異なる場合にはステップｒｌ４へ移り（１
１１＝″゛Ｈ”）、カウンタ２３はクロックパルスＣＰ
をカウントし始める。

第３図（１）で示されるように、速度パルスにはスイッ
チのチャタリングなどによるノイズ（参照符Ｎ１で示す
）が含まれることがあるため、−定時間パルス状態が落
ち着くのを待って再び計数を行う、このようなパルス待
ちは、後述するようにたとえば３パルス分の時間である
。これによって第３図（２）で示されるように、参照符
Ｎ２で示すノイズをカウントせず、パルス計数手段２２
の出力は、第３図（３）で示すノイズを含まないパルス
信号となる。

次にステップｎ５で、カウンタ２３が一定値（たとえば
３）になると、カウンタ２４へ桁上げ信号を出力する。

ステップｎ６でカウンタ２４からの桁上げ信号を受けつ
けカウンタを＋１進める。

その後、カウンタ２４の最下位ビットが反転するため、
比較手段２５の出力が“Ｌ”レベルとなり、カウンタ２
３は初期化される。

このようにして本実施例では、第１１図を参照して説明
した従来技術の処理手順のうち、ステップｍ４．ｍ８に
示した処理が不要となり、したがって全体の動作をさら
に高速に行うことができる。

また第６図を参照して説明した従来技術の構成のうち、
メモリ５およびスイッチＳ１を削除することができ、こ
のようなパルスカウントに使用するメモリの容量を削減
でき、使用性を向上できる。

第４図は、速度パルス信号の波形図であり、第５図はカ
ウンタ２４の動作を示す図である。前述した処理回路２
１からローレベルのパルス信号が比較手段２５に入力さ
れると、カウンタ２４の最下位ビットは「０」でライン
１１１は“Ｌ”レベルとなり、カウンタ２３は初期化さ
れつづけ、カウンタ２４はｒｏｏＯＪのままである。

次にパルス信号が立上がって第４図の参照符３０ｂで示
されるようにハイレベルになると、カウンタ２４の最下
位ビットは「０」のため、比較手段２５の出力ライン１
１１は“Ｈ”レベルとなり、カウンタ２３からカウンタ
２４へ桁上り信号が出力され、カウンタ２４はカウント
を＋１進めて−「００１Ｊになる。そして、最下位ビッ
トがｒｌ」になったため、ライン１１１はやがて“Ｌ″
レベルなる。

以下、同様にして第４図の参照符３０ｃ、３０ｄ、３０
ｅで示されるように、パルス信号が立上り動作を行う毎
にカウンタ２４は１パルスカウントして、第５図（３）
〜第５図（５）に示されるような動作を行う。このよう
なカウンタ２４の最下位ビットが「１」であれば立下が
りを示している。またこのようなカウンタ２４のカウン
ト値を１／２にすれば、すなわち１ビツト右シフトすれ
ば、上位３桁の値はパルス数を示していることがわかる
。

発明の効果 本発明によれば、パルスの状態とカウンタの最下位ビッ
トの値とが異なる毎にカウント動作を行うとともに、１
つのカウンタによってパルス状態とパルス数とを同時に
示すことができるため、全体の構成が簡略化できるとい
う優れた効果が達成される。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はパル
ス計数手段２２の動作を説明するだめのフローチャート
、第３図はカウンタ２３によりチャタリング信号を除去
する波形図、第４図は入力パルス信号の波形図、第５図
はカウンタ２４の動作を説明するための図、第６図は先
行技術のパルスを計数するための構成を示すブロック図
、第７図は処理回路２から導出されるパルス信号の波形
図、第８図はメモリ５の動作を説明するための波形図、
第９図はカウンタ４の動作を説明するための図、第１０
図はカウンタ４の動作を説明するための図、第１１図は
従来技術の動作を示すフローチャートである。 ２２・・・パルス計数手段、２３・・・フィルタ用カウ
ンタ、２４・・・カウンタ、２５・・・比較手段代理人
　　弁理士　西教　圭一部 第２図 ｆ４１１図

Claims (1)

1. 【特許請求の範囲】 カウント制御信号が入力され、その毎にカウント動作を
   行う複数のビットのカウンタと、 カウンタの最下位ビットの状態と、カウントすべきパル
   スのレベル状態とを比較して相異状態検出信号を出力す
   る比較手段と、 比較手段からの相異状態検出信号が入力されたときから
   予め定められた限時時間を計時し、該計時が終了すると
   前記カウンタへカウント制御信号を出力する計時手段と
   を含み、 前記カウンタの最下位ビットを除いたビットによつて前
   記パルス数のカウントを行うようにしたことを特徴とす
   るパルスカウント方式。