JPH01214773A - Method for checking short circuit in printed board - Google Patents
Method for checking short circuit in printed boardInfo
- Publication number
- JPH01214773A JPH01214773A JP63040056A JP4005688A JPH01214773A JP H01214773 A JPH01214773 A JP H01214773A JP 63040056 A JP63040056 A JP 63040056A JP 4005688 A JP4005688 A JP 4005688A JP H01214773 A JPH01214773 A JP H01214773A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pattern
- data
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、プリント基板検査方法に関し、特にプリント
基板のパターン間のショート検査用に検査データを作成
し、限定された配線パターンについてのみショート検査
を行うようにするプリント基板ショート検査方法に関す
る。 。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a printed circuit board inspection method, and in particular, creates inspection data for short circuit inspection between patterns on a printed circuit board, and performs short inspection only on limited wiring patterns. The present invention relates to a method for inspecting short circuits on printed circuit boards. .
[従来の技術]
従来より、コンピュータを援用してプリント基板の自動
設計を行う装置、いわゆるプリント基板自動設計装置が
ある。このような装置では、プリント基板を設計する際
配線パターン情報(パターンデータ)と共にプリント基
板の穴位置データ(部品取り付は穴位置およびスルーホ
ールの穴位置に関するデータ)も自動的に作成される。[Prior Art] Conventionally, there has been a device that automatically designs a printed circuit board with the aid of a computer, a so-called automatic printed circuit board design device. In such an apparatus, when designing a printed circuit board, wiring pattern information (pattern data) and hole position data on the printed circuit board (data regarding hole positions for component mounting and hole positions of through holes) are automatically created.
一方、このようにして作成された配線パターンについて
は配線パターンを検査する必要があるが、その検査はプ
リント基板検査装置と呼ばれる検査装置で行われる。プ
リント基板検査装置では、上記の基板データのうち穴位
置データを利用して配線パターンの検査を行う。On the other hand, it is necessary to inspect the wiring pattern created in this way, and the inspection is performed by an inspection device called a printed circuit board inspection device. The printed circuit board inspection apparatus inspects wiring patterns using hole position data among the above board data.
配線パターンの検査においては、各パターンの両端の穴
位置に検査装置の検査端子をそれぞれ接触させ、各パタ
ーンの断線検査および隣接する2つのパターン間の短絡
(ショート)の有無を検査する。パターン間のショート
を検出する検査(以下ショート検査という)は、隣接す
る2つのパターンについて各々のパターンの両端穴位置
のいずれかに検査端子を接触させてショートの有無を検
査する。In the inspection of wiring patterns, the inspection terminals of the inspection device are brought into contact with the hole positions at both ends of each pattern, and each pattern is inspected for disconnection and the presence or absence of a short circuit between two adjacent patterns is inspected. In an inspection to detect a short circuit between patterns (hereinafter referred to as a short inspection), the presence or absence of a short circuit is inspected by bringing a test terminal into contact with either of the hole positions at both ends of two adjacent patterns.
[発明が解決しようとする課題]
このような従来の検査方法では、両パターン間の間隔情
報が無いため、クリアランス(許容パターン間隔)の厳
しいパターン間だけに注目して検査を行うことができず
、無条件にすべてのパターン間について検査を行ってい
る。なお、本来このショート検査は、クリアランスの厳
しいパターン間についてのみ実施すれば足りるものであ
る。[Problem to be solved by the invention] In such conventional inspection methods, since there is no information on the spacing between both patterns, it is not possible to perform inspection by focusing only on the patterns with strict clearances (allowable pattern spacing). , all patterns are inspected unconditionally. Note that originally, it is sufficient to perform this short circuit inspection only between patterns with severe clearance.
したがって、従来のプリント検査方法ではプリント基板
の検査時間が長くなり、検査効率を上げることができな
いという問題があった。Therefore, in the conventional print inspection method, there is a problem that the inspection time of the printed circuit board becomes long and the inspection efficiency cannot be improved.
本発明は、このような点に鑑みてなされたもので、パタ
ーン情報に2つのパターン間の最小間隔データを持つ検
査データを作成し、この間隔データを基に特定の間隔以
下で隣接するパターン間だけについてショート検査を行
い、検査時間の効率向上を図ることのできるプリント基
板ショート検査方法を提供することにある。The present invention has been made in view of these points, and involves creating inspection data having minimum spacing data between two patterns in the pattern information, and based on this spacing data, determining the distance between adjacent patterns with a specific spacing or less. It is an object of the present invention to provide a printed circuit board short circuit inspection method that can improve the efficiency of inspection time by performing short circuit inspection only for the present invention.
[課題を解決するための手段]
このような目的を達成するために、本発明は、プリント
基板のショート検査方法において、パターン間ショート
検査用クリアランスを設定する工程と、
前記読み込んだパターンの穴位置データおよびパターン
データから前記クリアランス以下のパターン組合せを抽
出する工程と、
前記工程で抽出されたパターンについて検査用の最終的
な穴位置データを求める工程と、前記工程で求められた
限定パターンについてのみショート検査を行う工程と
からなることを特徴とする。[Means for Solving the Problems] In order to achieve such an object, the present invention provides a short circuit inspection method for a printed circuit board, including a step of setting a clearance for short inspection between patterns, and a step of setting a clearance for short inspection between patterns, and determining the hole position of the read pattern. A step of extracting pattern combinations that are less than the clearance from the data and pattern data, a step of obtaining final hole position data for inspection for the patterns extracted in the step, and a step of short-circuiting only the limited patterns found in the step. It is characterized by consisting of a step of performing an inspection.
[作用]
本発明では、予めクリアランスを任意に設定しておき、
予め読み込んである各パターンの穴位置データおよびパ
ターンデータを基にして前記クリアランス以下になるパ
ターン組合せを抽出する。[Function] In the present invention, the clearance is arbitrarily set in advance,
Based on the hole position data and pattern data of each pattern that have been read in advance, pattern combinations that have the clearance or less are extracted.
抽出されたそれらのパターン組合せに係るパターンにつ
いては検査用の最終的な穴位置データを作成する。そし
て、これらの限定パターンについてのみショート検査を
実施する。それ以外のパターンについてはショート検査
を行わない。Final hole position data for inspection is created for patterns related to the extracted pattern combinations. Short circuit inspection is then performed only on these limited patterns. Short-circuit inspection is not performed for other patterns.
[実施例コ 以下図面を参照して本発明の詳細な説明する。[Example code] The present invention will be described in detail below with reference to the drawings.
第1図は本発明のプリント基板ショート検査方法の原理
フローである。FIG. 1 is a flowchart of the principle of the printed circuit board short circuit inspection method of the present invention.
本発明では、プリント基板自動設計装置において作成さ
れた穴位置データおよびパターンデータを用いる。In the present invention, hole position data and pattern data created by an automatic printed circuit board design device are used.
オペレータはショート検査のためのパターン間ショート
検査用クリアランスを設定する。この設定はプリント基
板検査装置の入力端末により行われる。The operator sets the short-circuit inspection clearance between patterns for short-circuit inspection. This setting is performed using the input terminal of the printed circuit board inspection device.
次に、与えられた穴位置データおよびパターンデータを
参照し、設定クリアランス以下になるパターンの組合せ
を抽出する。抽出されたパターンについて両端穴位置デ
ータを出力し、これをパターン間ショート検査用穴位置
データとして出力する。Next, referring to the provided hole position data and pattern data, a combination of patterns that are less than or equal to the set clearance is extracted. For the extracted pattern, both end hole position data is output, and this is output as hole position data for inter-pattern short inspection.
プリント基板検査装置はこのパターン間ショート検査用
穴位置データを基にして当該配線パターンについてのみ
ショート検査を実施する。The printed circuit board inspection apparatus performs a short inspection only on the wiring pattern based on this inter-pattern short inspection hole position data.
設定クリアランス以下になるパターンの組合せを抽出す
る方法について次に説明する。第2図に示すプリント基
板において、パターン(al。Next, a method for extracting a combination of patterns that is less than or equal to the set clearance will be described. In the printed circuit board shown in FIG. 2, a pattern (al.
a2)と(bl、b2)の最小間隔D1は検査不必要な
間隔であるとする。他方パターン(bl。It is assumed that the minimum interval D1 between a2) and (bl, b2) is an interval that does not require inspection. The other pattern (bl.
b2)と(c 1 + c 2 )の間の間隔D2、お
よびパターン<cl、c2>と(di、d2)の間の間
隔D3は検査すべき間隔であるとする。It is assumed that the interval D2 between b2) and (c 1 + c 2 ) and the interval D3 between the patterns <cl, c2> and (di, d2) are the intervals to be inspected.
通常これらの基準はプリント基板の製造経験から見い出
されるもので、プリント基板の製造工程においてブリッ
ジ等のパターン接触が発生しやすい間隔を検査のクリア
ランス基準値とする。Normally, these standards are found from experience in manufacturing printed circuit boards, and the clearance standard value for inspection is determined by the interval at which pattern contact, such as a bridge, is likely to occur during the manufacturing process of printed circuit boards.
第2図の場合クリアランス基準値をDxとすれば、DI
は、
DI>Dx > (D2あるいはD3の大きい方)のよ
うに設定される。In the case of Fig. 2, if the clearance reference value is Dx, then DI
is set as DI>Dx>(the larger of D2 or D3).
プリント基板検査装置では、各々2本ずつのパターン組
合せに対して、指定した基準値D×よりも小さいパター
ン間隔を持つパターン組合せをプリント基板データから
抽出する。ここで抽出されたすべてのパターン組合せに
対してパターンの両端穴位置データを抽出し、ショート
検査用のデータとする。The printed circuit board inspection apparatus extracts, from the printed circuit board data, pattern combinations having a pattern interval smaller than a specified reference value D× for each two pattern combinations. For all the pattern combinations extracted here, data on the hole positions at both ends of the pattern is extracted and used as data for short inspection.
第3図はこのような方法を実施するためのパターン基板
検査装置の概念的構成図である。図において、1はプリ
ント基板の穴位置データおよびパターンデータが記憶さ
れた外部記憶装置、2は外部記憶装置から構成される装
置データおよびパターンデータ並びに入力装置4により
設定されたクリアランス基準値を基に設定クリアランス
以下のパターン組合せを抽出し、抽出されたパターンの
両端穴位置データを求める処理装置、3は各部の制御用
のプログラムおよび処理袋712により求められた穴位
置データ等のデータを記憶するメモリ、4は前記クリア
ランス基準値の設定および装置を操作するに必要な各種
の情報を入力するための入力装置、5はメモリ3に記憶
されているプログラムを適宜実行し各部に必要な制御信
号を与える制御装置、6は対象のプリント基板の配線パ
ターンについて各種の検査を行う検査装置、7は各部に
制御信号およびデータを伝送するためのバスである。FIG. 3 is a conceptual diagram of a patterned board inspection apparatus for carrying out such a method. In the figure, 1 is an external storage device in which hole position data and pattern data of the printed circuit board are stored, and 2 is an external storage device that stores device data and pattern data, as well as clearance reference values set by the input device 4. A processing device that extracts pattern combinations that are less than the set clearance and obtains data on the hole positions at both ends of the extracted patterns; 3 is a memory that stores programs for controlling each part and data such as hole position data obtained by the processing bag 712; , 4 is an input device for inputting various information necessary for setting the clearance reference value and operating the device; 5 is an input device for appropriately executing the program stored in the memory 3 and giving necessary control signals to each part; A control device 6 is an inspection device that performs various inspections on the wiring pattern of the target printed circuit board, and 7 is a bus for transmitting control signals and data to each part.
このような構成における動作を次に説明する。The operation in such a configuration will be explained next.
制御装置5はメモリ3から検査用プログラムを読み出し
、実行を開始する。オペレータが入力装置4からクリア
ランス基準値を設定すると、制御装置5はこれを読み取
りメモリ3に記憶させる。次に制御装置5は、外部記憶
装置1に格納されているプリント基板自動設計装置(図
示せず)で得ろれた穴位置データ等のデータを読み出し
、メモリ3に保存する。その後処理装置2を起動する。The control device 5 reads the test program from the memory 3 and starts executing it. When the operator sets a clearance reference value using the input device 4, the control device 5 reads this value and stores it in the memory 3. Next, the control device 5 reads data such as hole position data obtained by an automatic printed circuit board design device (not shown) stored in the external storage device 1 and stores it in the memory 3. After that, the processing device 2 is activated.
処理装置2は、メモリ3からクリアランス基準値を読み
取り、その後各パターンごとの情報である穴位置データ
、パターンデータ(パターンの位置を示す情報等)を読
み出し、すべてのパターン組合せについて設定クリアラ
ンス以下となるパターン組合せを抽出する。抽出された
各パターンについて最終的な検査用データとしてメモリ
3に格納する。The processing device 2 reads the clearance reference value from the memory 3, and then reads the hole position data and pattern data (information indicating the position of the pattern, etc.) that are information for each pattern, and makes sure that all pattern combinations are below the set clearance. Extract pattern combinations. Each extracted pattern is stored in the memory 3 as final inspection data.
以上の処理が終了すると、制御装置5は、メモリ3から
前記ショート検査を行うべきパターンの検査用穴位置デ
ータを検査装置に与える。検査装置6はこの穴位置デー
タを基にショート検査を行う。When the above processing is completed, the control device 5 provides the inspection device with the inspection hole position data of the pattern in which the short circuit inspection is to be performed from the memory 3. The inspection device 6 performs a short circuit inspection based on this hole position data.
このようにして、設定クリアランス以下となるパターン
組合せについてのみショート検査を実行することができ
る。In this way, short circuit inspection can be performed only for pattern combinations that are less than or equal to the set clearance.
なお、本発明とは直接には関係ないが、処理装置2では
外部記憶装置1からすべてのパターンの穴位置データを
抽出し、各パターンの断線検査用穴位置データを作成し
てメモリ3に格納することもできる。このパターン断線
検査用穴位置データは検査装置6に出力され、断線検査
に利用される。Although not directly related to the present invention, the processing device 2 extracts the hole position data of all patterns from the external storage device 1, creates hole position data for each pattern for wire breakage inspection, and stores it in the memory 3. You can also. This hole position data for pattern disconnection inspection is output to the inspection device 6 and used for the disconnection inspection.
[発明の効果]
以上詳細に説明したように、本発明によれば、隣接する
2つのパターン間のショート検査を行うために穴位置デ
ータを作成するが、検査を必要とするパターン間のクリ
アランス基準を任意に指定しそのクリアランス以下の間
隔を持つパターンだけに限定してショート検査を実行す
ることができるため、従来のようにすべてのパターンに
ついてショート検査を行う場合に比べて検査時間が飛躍
的に短縮される。[Effects of the Invention] As described in detail above, according to the present invention, hole position data is created in order to perform a short circuit inspection between two adjacent patterns, but the clearance standard between patterns that require inspection is Since it is possible to arbitrarily specify a clearance and perform short inspection only on patterns that have an interval equal to or less than that clearance, the inspection time is dramatically reduced compared to the conventional case where short inspection is performed on all patterns. be shortened.
第1図は本発明のプリント基板検査方法の原理フローを
示す図、第2図はプリント基板パターン図の一例を示す
図、第3図は本発明の方法を実施するためのパターン基
板検査装置の概念的構成図である。
1・・・外部記憶装置、2・・・処理装置、3・・・メ
モリ、4・・・入力装置、5・・・制御装置、6・・・
検査装置、7・・・バス。
第1図
第?置Fig. 1 is a diagram showing the principle flow of the printed circuit board inspection method of the present invention, Fig. 2 is a diagram showing an example of a printed circuit board pattern diagram, and Fig. 3 is a diagram showing a patterned board inspection apparatus for carrying out the method of the present invention. It is a conceptual block diagram. DESCRIPTION OF SYMBOLS 1... External storage device, 2... Processing device, 3... Memory, 4... Input device, 5... Control device, 6...
Inspection equipment, 7... bus. Figure 1 No.? Place
Claims (1)
ンデータを基に各パターン間の接触状態を検査するショ
ート検査を行うことのできるプリント基板検査装置によ
るプリント基板ショート検査方法において、 パターン間ショート検査用クリアランスを設定する工程
と、 前記読み込んだパターンの穴位置データおよびパターン
データから前記クリアランス以下のパターン組合せを抽
出する工程と、 前記工程で抽出されたパターンについて検査用の最終的
な穴位置データを求める工程と、 前記工程で求められた限定パターンについてのみショー
ト検査を行う工程と からなることを特徴とするプリント基板ショート検査方
法。[Claims] In a printed circuit board short inspection method using a printed circuit board inspection device capable of performing a short inspection in which a contact state between each pattern is inspected based on hole position data and pattern data of a pattern on a printed circuit board, the method comprises: a step of setting a clearance for short inspection; a step of extracting pattern combinations below the clearance from the hole position data and pattern data of the read pattern; and a step of setting a final hole position for inspection for the pattern extracted in the step. A printed circuit board short inspection method comprising: a step of obtaining data; and a step of performing a short inspection only on the limited pattern obtained in the step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040056A JPH01214773A (en) | 1988-02-23 | 1988-02-23 | Method for checking short circuit in printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040056A JPH01214773A (en) | 1988-02-23 | 1988-02-23 | Method for checking short circuit in printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214773A true JPH01214773A (en) | 1989-08-29 |
Family
ID=12570263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63040056A Pending JPH01214773A (en) | 1988-02-23 | 1988-02-23 | Method for checking short circuit in printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214773A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333850A (en) * | 1998-01-29 | 1999-08-04 | Nec Corp | Method of forming a photoresist pattern |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63206667A (en) * | 1987-02-24 | 1988-08-25 | Fujitsu Ltd | Method for testing printed circuit board |
-
1988
- 1988-02-23 JP JP63040056A patent/JPH01214773A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63206667A (en) * | 1987-02-24 | 1988-08-25 | Fujitsu Ltd | Method for testing printed circuit board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333850A (en) * | 1998-01-29 | 1999-08-04 | Nec Corp | Method of forming a photoresist pattern |
| GB2333850B (en) * | 1998-01-29 | 2000-09-06 | Nec Corp | Method of forming photoresist pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4160656B2 (en) | Printed circuit board test method | |
| JPH01214773A (en) | Method for checking short circuit in printed board | |
| TWI862989B (en) | Flaw detection method,terminal device and storage medium | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| JP2858551B2 (en) | Wiring inspection data creation method | |
| JP3241862B2 (en) | Method for determining relay pad when producing inspection machine for printed wiring board | |
| JPS61278706A (en) | Masking mechanism for pattern appearance tester | |
| KR0176519B1 (en) | QEP, IC inspection device and inspection method | |
| JP2003258499A (en) | Inspection target part determination apparatus, program, and method | |
| JPS6363068B2 (en) | ||
| JPS61221837A (en) | Computer checking method | |
| JPS58109945A (en) | Test method for microprocessor | |
| JPS58103151A (en) | Inspection of semiconductor substrate | |
| JPH11295389A (en) | Digital component mounting test equipment | |
| JPH0829355A (en) | Appearance inspection device and appearance inspection method | |
| CN114236345A (en) | Programmable PCBA (printed circuit board assembly) detection method and device | |
| JPH0572271A (en) | Semiconductor integrated circuit inspection method | |
| JPH0587879A (en) | Electric test device and trouble remedying method | |
| JPH0572296A (en) | Semiconductor integrated circuit | |
| JPH07239358A (en) | Method for producing data for inspection of conduction of printed board | |
| JPS61158191A (en) | Hybrid integrated circuit board | |
| JPH056411A (en) | Surface packing corresponding wiring device | |
| JPS63201575A (en) | Printed circuit board mounting circuit test method | |
| JPH03227100A (en) | Device for processing wiring test data of printed wiring board | |
| JPS62119442A (en) | Pattern inspecting apparatus |