JPH01214950A - チャネルプロセッサの擬似障害試験方式 - Google Patents
チャネルプロセッサの擬似障害試験方式Info
- Publication number
- JPH01214950A JPH01214950A JP63038757A JP3875788A JPH01214950A JP H01214950 A JPH01214950 A JP H01214950A JP 63038757 A JP63038757 A JP 63038757A JP 3875788 A JP3875788 A JP 3875788A JP H01214950 A JPH01214950 A JP H01214950A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- test
- pseudo
- channel
- channel processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
中央処理装置と、この中央処理装置と入出力装置とを接
続するためのチャネルプロセッサを含むチャネルと、シ
ステムの試験を行うためのサービスプロセッサとを備え
るプロセッサシステムにおけるチャネルプロセッサの擬
似障害試験方式に関し、 擬似障害による動作結果の予測を行うことなくチャネル
プロセッサの擬似障害試験を行い得るようにすることを
目的とし、 サービスプロセッサを用いてチャネルプロセッサに擬似
障害を設定し、次いで中央処理装置によってこのチャネ
ルプロセッサを起動して入出力処理を実行させ、得られ
た処理結果が正常であった場合にはこの擬似障害とこの
擬似障害があった場合に得られた結果とを記憶手段に格
納しておき、この擬似障害を試験条件として擬似障害試
験を行うように構成した。
続するためのチャネルプロセッサを含むチャネルと、シ
ステムの試験を行うためのサービスプロセッサとを備え
るプロセッサシステムにおけるチャネルプロセッサの擬
似障害試験方式に関し、 擬似障害による動作結果の予測を行うことなくチャネル
プロセッサの擬似障害試験を行い得るようにすることを
目的とし、 サービスプロセッサを用いてチャネルプロセッサに擬似
障害を設定し、次いで中央処理装置によってこのチャネ
ルプロセッサを起動して入出力処理を実行させ、得られ
た処理結果が正常であった場合にはこの擬似障害とこの
擬似障害があった場合に得られた結果とを記憶手段に格
納しておき、この擬似障害を試験条件として擬似障害試
験を行うように構成した。
プロセッサと、このプロセッサと入出力装置とを接続す
るためのチャネルプロセッサと、システムの試験を行う
ためのサービスプロセッサとヲ備えるプロセッサシステ
ムにおけるチャネルプロセッサの擬似障害試験方式に関
する。
るためのチャネルプロセッサと、システムの試験を行う
ためのサービスプロセッサとヲ備えるプロセッサシステ
ムにおけるチャネルプロセッサの擬似障害試験方式に関
する。
第3図は本発明によるチャネルプロセッサの擬似障害試
験方式が適用されるプロセッサシステムの例を示すもの
で、中央処理装置1はM’CU 2を介して主記憶装置
3およびチャネル4のチャネルプロセッサ5に接続され
ており、このチャネル4には複数の入出力装置63.6
2.・・・・・・6nが接続される。
験方式が適用されるプロセッサシステムの例を示すもの
で、中央処理装置1はM’CU 2を介して主記憶装置
3およびチャネル4のチャネルプロセッサ5に接続され
ており、このチャネル4には複数の入出力装置63.6
2.・・・・・・6nが接続される。
上記MCU2には、上記の中央処理装置1、主記憶装置
3、チャネル4などの試験・監視などを行うためのサー
ビスプロセッサ7が更に接続されており、このサービス
プロセッサ7には入力のためのキーボード8と出力のた
めの表示装置9およびプリンタ10などが設けられてい
る。
3、チャネル4などの試験・監視などを行うためのサー
ビスプロセッサ7が更に接続されており、このサービス
プロセッサ7には入力のためのキーボード8と出力のた
めの表示装置9およびプリンタ10などが設けられてい
る。
チャネル4あるいは入出力装置に異常が発生したときに
、この異常をカバーしたり、中央処理装置lに通知する
チャネルプロセッサ5のRAS機能を試験するための従
来の方法の例を第4図にフローチャートとして示した。
、この異常をカバーしたり、中央処理装置lに通知する
チャネルプロセッサ5のRAS機能を試験するための従
来の方法の例を第4図にフローチャートとして示した。
この第4図において、第1の試験処理T、・とじ、て、
ステップ■でサービスプロセッサは予め用意されている
プログラムを用いてチャネルプロセッサに擬似障害を設
定し、その後にステップ■で入出力動作を行わせ、擬似
障害がリカバーされあるいはその障害内容が正しく中央
処理装置に報告されたかなどの、期待したチャネルプロ
セッサの動作が行われたか否かなどの動作結果をステッ
プ■で判定する。
ステップ■でサービスプロセッサは予め用意されている
プログラムを用いてチャネルプロセッサに擬似障害を設
定し、その後にステップ■で入出力動作を行わせ、擬似
障害がリカバーされあるいはその障害内容が正しく中央
処理装置に報告されたかなどの、期待したチャネルプロ
セッサの動作が行われたか否かなどの動作結果をステッ
プ■で判定する。
このステップ■で処理結果が異常と判定された場合には
エラーが発生したことをステップ■で表示した後、また
、その結果が正常であることがこのステップ■で判定さ
れたときには直接、上記同様なステップ■〜■からなる
第2の試験処理T2を実行する。
エラーが発生したことをステップ■で表示した後、また
、その結果が正常であることがこのステップ■で判定さ
れたときには直接、上記同様なステップ■〜■からなる
第2の試験処理T2を実行する。
このように、ステップ■〜■を1つの試験処理単位とし
て予め定めた複数の擬似障害について最終の擬似障害に
ついての試験処理Tnまで繰返すことによって、チャネ
ルプロセッサのRAS機能を試験するようにしていた。
て予め定めた複数の擬似障害について最終の擬似障害に
ついての試験処理Tnまで繰返すことによって、チャネ
ルプロセッサのRAS機能を試験するようにしていた。
このような従来のチャネルプロセッサの擬似障害試験方
式においては、システムのハードウェアの構成を変更し
たり擬似障害を設定する箇所を追加したりすると試験結
果の予測をそれぞれ行わなければならず、加えて試験プ
ログラムを修正したり追加することが必要となって多く
の工数を要するばかりでなく、プログラムの規模も大き
くなるという問題があった。
式においては、システムのハードウェアの構成を変更し
たり擬似障害を設定する箇所を追加したりすると試験結
果の予測をそれぞれ行わなければならず、加えて試験プ
ログラムを修正したり追加することが必要となって多く
の工数を要するばかりでなく、プログラムの規模も大き
くなるという問題があった。
しかも、異常が発生しても擬似障害とその結果が判るだ
けでその原因は把握できず、また、実際に動作させた結
果が上記の予測と必ずしも一致するとは限らないという
問題があった。
けでその原因は把握できず、また、実際に動作させた結
果が上記の予測と必ずしも一致するとは限らないという
問題があった。
本発明は、上記のように擬似障害による動作結果の予測
を行うことなく、これによってチャネルプロセッサの1
疑似障害試験を行い得るようにすることを目的とするも
のである。
を行うことなく、これによってチャネルプロセッサの1
疑似障害試験を行い得るようにすることを目的とするも
のである。
中央処理装置1と、この中央処理装置と入出力装置6.
.62.・・・・・・・・6nとを接続するためのチャ
ネルプロセッサ5を備えるチャネル4と、システムの試
験を行うためのサービスプロセッサ7とを備えるプロセ
ッサシステムにおいて、 上記サービスプロセッサを用いてチャネルプロセッサに
擬似障害を設定し、次いで中央処理装置によってこのチ
ャネルプロセッサを起動して入出力処理を実行させ、得
られた処理結果が正常であった場合にはこの擬似障害と
この擬似障害があった場合に得られた結果とを記憶手段
に格納しておき、この擬似障害を試験条件として擬似障
害試験を行うようにした。
.62.・・・・・・・・6nとを接続するためのチャ
ネルプロセッサ5を備えるチャネル4と、システムの試
験を行うためのサービスプロセッサ7とを備えるプロセ
ッサシステムにおいて、 上記サービスプロセッサを用いてチャネルプロセッサに
擬似障害を設定し、次いで中央処理装置によってこのチ
ャネルプロセッサを起動して入出力処理を実行させ、得
られた処理結果が正常であった場合にはこの擬似障害と
この擬似障害があった場合に得られた結果とを記憶手段
に格納しておき、この擬似障害を試験条件として擬似障
害試験を行うようにした。
第1図は、本発明の詳細な説明するためのフローチャー
トであって、ステップ[1コではサービスプロセッサ(
第3図7)のキーボード(第3図8)からの入力あるい
は従前の試験結果に基づいて作成されたプログラムによ
って試験モードおよび設定すべき擬似障害の内容などを
入力する。
トであって、ステップ[1コではサービスプロセッサ(
第3図7)のキーボード(第3図8)からの入力あるい
は従前の試験結果に基づいて作成されたプログラムによ
って試験モードおよび設定すべき擬似障害の内容などを
入力する。
それが擬似障害試験の終了の指示であるか否かをステッ
プ[2]で識別して終了でなければステップ[3]で上
記の擬似障害の設定を行い、続くステップ[4]で中央
処理装置(第3図1)からの指令によってチャネルプロ
セッサ(第3図5)に入出力動作を実行させる。
プ[2]で識別して終了でなければステップ[3]で上
記の擬似障害の設定を行い、続くステップ[4]で中央
処理装置(第3図1)からの指令によってチャネルプロ
セッサ(第3図5)に入出力動作を実行させる。
試験モードがエラー原因調査モードであるか否かをステ
ップ[5]で判断し、エラー原因調査モードであれば、
ステップ[11コで予め設定された処理ステップでチャ
ネルプロセッサの動作を停止させ、ステップ[12コで
エラー原因の調査を行って、ステップ[13]で設定さ
れていた擬似障害の内容とその実行結果とを蓄積してか
ら、上記ステップ[2コに戻って次の擬似障害を設定す
るなどの処理を続行する。
ップ[5]で判断し、エラー原因調査モードであれば、
ステップ[11コで予め設定された処理ステップでチャ
ネルプロセッサの動作を停止させ、ステップ[12コで
エラー原因の調査を行って、ステップ[13]で設定さ
れていた擬似障害の内容とその実行結果とを蓄積してか
ら、上記ステップ[2コに戻って次の擬似障害を設定す
るなどの処理を続行する。
上記ステップ[5]で判断した結果がエラー原因調査モ
ードでなければ、ステップ[6]で入出力動作を行った
結果をサービスプロセッサのデイスプレィ(第3図9)
に表示させ、ステップ[7]で試験者の解析あるいは以
前に実行した結果に基づいてその動作結果が正常である
か否かを判断する。
ードでなければ、ステップ[6]で入出力動作を行った
結果をサービスプロセッサのデイスプレィ(第3図9)
に表示させ、ステップ[7]で試験者の解析あるいは以
前に実行した結果に基づいてその動作結果が正常である
か否かを判断する。
正常であればステップ[8コにおいて、設定された擬似
障害についての正常結果としてこの擬似障害とこれに対
応した結果を蓄積しておくことによって試験プログラム
の試験データとして追加可能にするが、もし、動作結果
が異常であるとステップ[7]で判定された場合には、
ステップ[21コでサービスプロセッサの上記デイスプ
レィあるいはプリンタ(第3図10)によってエラーが
あったことあるいはさらにそのエラー内容を表示させ、
さらにステップ[22コで試験モードをエラー原因調査
モードに切換えて上記ステップ[2]に戻り、この擬似
障害の設定を変更することなく前記ステップ[4]以下
の処理を繰返してエラー原因の調査を行う。
障害についての正常結果としてこの擬似障害とこれに対
応した結果を蓄積しておくことによって試験プログラム
の試験データとして追加可能にするが、もし、動作結果
が異常であるとステップ[7]で判定された場合には、
ステップ[21コでサービスプロセッサの上記デイスプ
レィあるいはプリンタ(第3図10)によってエラーが
あったことあるいはさらにそのエラー内容を表示させ、
さらにステップ[22コで試験モードをエラー原因調査
モードに切換えて上記ステップ[2]に戻り、この擬似
障害の設定を変更することなく前記ステップ[4]以下
の処理を繰返してエラー原因の調査を行う。
このようにして、設定された擬似障害に対するチャネル
プロセッサの動作結果を逐次蓄積することによって、擬
似障害に対する結果を予測して試験プログラムを作成す
る必要がなくなり、また、エラー原因調査モードにおい
ては異常が生じた原因の調査を容易にすることができる
。
プロセッサの動作結果を逐次蓄積することによって、擬
似障害に対する結果を予測して試験プログラムを作成す
る必要がなくなり、また、エラー原因調査モードにおい
ては異常が生じた原因の調査を容易にすることができる
。
第2図は本発明の実施例を示すフローチャートであって
、ステップ■においては前処理として起動可能な入出力
装置を抽出するとともにキーボードからの入力によって
試験を行うかあるいは指定した記憶装置から読出された
プログラムによって試験を行うかの選択を行う。
、ステップ■においては前処理として起動可能な入出力
装置を抽出するとともにキーボードからの入力によって
試験を行うかあるいは指定した記憶装置から読出された
プログラムによって試験を行うかの選択を行う。
ステップ■においては、第1図のステップ[1]におけ
ると同様に、チャネルプロセッサに対して擬似障害を設
定させるために必要な情報を入力し、ステップ■におい
ては診断命令の実行ステップとして擬似障害を設定させ
、次いでステップ■として中央処理装置からチャネルプ
ロセッサに入出力命令を実行させる。
ると同様に、チャネルプロセッサに対して擬似障害を設
定させるために必要な情報を入力し、ステップ■におい
ては診断命令の実行ステップとして擬似障害を設定させ
、次いでステップ■として中央処理装置からチャネルプ
ロセッサに入出力命令を実行させる。
ステップ■では、第1図について説明したようなエラー
原因調査モードに試験モードが設定されていればステッ
プ0で予め定められている処理ス ′テップでチャネル
プロセッサの処理を停止させ、第1図のステップ[12
]、 [13]と同様に、エラー原因の調査と試験デ
ータの蓄積をステップ0.0で行った後にステップ■に
戻る。
原因調査モードに試験モードが設定されていればステッ
プ0で予め定められている処理ス ′テップでチャネル
プロセッサの処理を停止させ、第1図のステップ[12
]、 [13]と同様に、エラー原因の調査と試験デ
ータの蓄積をステップ0.0で行った後にステップ■に
戻る。
エラー原因調査モードにないことが上記ステップ■で判
断されると、ステップ■でチャネルプロセッサの実行結
果をサービスプロセッサのデイスプレィあるいはプリン
タによって表示させ、ステップ■でその実行結果を判定
し、この判定の結果が異常であればステップ0でエラー
メツセージを例えばサービスプロセッサのプリンタなど
から出力させ、ステップΦではエラー原因の調査を行う
ためにエラー原因調査モードを設定して上記ステツブ■
に戻す。
断されると、ステップ■でチャネルプロセッサの実行結
果をサービスプロセッサのデイスプレィあるいはプリン
タによって表示させ、ステップ■でその実行結果を判定
し、この判定の結果が異常であればステップ0でエラー
メツセージを例えばサービスプロセッサのプリンタなど
から出力させ、ステップΦではエラー原因の調査を行う
ためにエラー原因調査モードを設定して上記ステツブ■
に戻す。
上記ステップ■における実行結果の判定によってその結
果が正常であれば、ステップ■で設定されていた擬似障
害とこの擬似障害によって得られた結果とを次回の試験
のためのデータとして、ステップ■で例えば磁気ディス
クなどの記憶媒体に記憶させる。
果が正常であれば、ステップ■で設定されていた擬似障
害とこの擬似障害によって得られた結果とを次回の試験
のためのデータとして、ステップ■で例えば磁気ディス
クなどの記憶媒体に記憶させる。
次のステップ■においては、試験内容がすべて終了した
か否かを判断して、終了していれば試験を終了させ、未
だ終了していなければステップ■に戻って次の試験内容
を実行させる。
か否かを判断して、終了していれば試験を終了させ、未
だ終了していなければステップ■に戻って次の試験内容
を実行させる。
本発明によれば、擬似障害に対するチャネルプロセッサ
の動作結果を蓄積することによって、擬似障害に対する
結果を予測して試験プログラムを作成する必要がなくな
り、また、異常が生じた場合でもその原因の調査が容易
になるという格別の効果を達成することができる。
の動作結果を蓄積することによって、擬似障害に対する
結果を予測して試験プログラムを作成する必要がなくな
り、また、異常が生じた場合でもその原因の調査が容易
になるという格別の効果を達成することができる。
第1図は本発明によるチャネルプロセッサの擬似障害試
験方式の原理を示すフローチャート、 第2図は本発明の実施例の動作を示すフローチャート、 第3図は本発明が適用されるプロセッサシステムの構成
を示すブロック図、 第4図は従来のチャネルプロセッサの擬似障害試験方式
の例を示すフローチャートである。
験方式の原理を示すフローチャート、 第2図は本発明の実施例の動作を示すフローチャート、 第3図は本発明が適用されるプロセッサシステムの構成
を示すブロック図、 第4図は従来のチャネルプロセッサの擬似障害試験方式
の例を示すフローチャートである。
Claims (1)
- 【特許請求の範囲】 中央処理装置(1)と、この中央処理装置と入出力装置
(6_1、6_2、・・・・・・・6n)とを接続する
ためのチャネルプロセッサ(5)を含むチャネル(4)
と、システムの試験を行うためのサービスプロセッサ(
7)とを備えるプロセッサシステムにおいて、 上記サービスプロセッサを用いてチャネルプロセッサに
擬似障害を設定し、次いで中央処理装置によってこのチ
ャネルプロセッサを起動して入出力処理を実行させ、得
られた処理結果が正常であった場合にはこの擬似障害と
この擬似障害があった場合に得られた結果とを記憶手段
に格納しておき、この擬似障害を試験条件として擬似障
害試験を行うようにしたことを特徴とするチャネルプロ
セッサの擬似障害試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038757A JP2549690B2 (ja) | 1988-02-23 | 1988-02-23 | チャネルプロセッサの擬似障害試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038757A JP2549690B2 (ja) | 1988-02-23 | 1988-02-23 | チャネルプロセッサの擬似障害試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01214950A true JPH01214950A (ja) | 1989-08-29 |
| JP2549690B2 JP2549690B2 (ja) | 1996-10-30 |
Family
ID=12534160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63038757A Expired - Lifetime JP2549690B2 (ja) | 1988-02-23 | 1988-02-23 | チャネルプロセッサの擬似障害試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549690B2 (ja) |
-
1988
- 1988-02-23 JP JP63038757A patent/JP2549690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2549690B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116107794B (zh) | 一种舰船软件故障自动诊断方法、系统及存储介质 | |
| US4813009A (en) | Method and apparatus for determining internal status of a processor | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| CN114490423A (zh) | 一种自动化测试方法、装置、电子设备及存储介质 | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| JP2549690B2 (ja) | チャネルプロセッサの擬似障害試験方式 | |
| JPH07334385A (ja) | 保守診断機能の検証方法 | |
| JP2000276224A (ja) | 制御プログラムの検査方法および装置ならびにその検査プログラムの自動生成方法および装置 | |
| JPH1124545A (ja) | プラント模擬装置 | |
| JP3348251B2 (ja) | 入出力装置 | |
| JPH05143395A (ja) | 診断プログラム実行方式およびそれに使用されるログ情報表示方式 | |
| JPH06139093A (ja) | ハードウェア障害の再現試験方式 | |
| JPH0520115A (ja) | 情報処理装置の擬似障害試験方式 | |
| JP2878014B2 (ja) | Ram試験方式 | |
| CN119917413A (zh) | 车机瞬时开机异常自动化测试定位方法、装置、设备、存储介质及程序产品 | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JP2831480B2 (ja) | 情報処理装置の障害検知方法 | |
| JP2670645B2 (ja) | 入出力装置 | |
| JP2679153B2 (ja) | 障害処理機能試験方法 | |
| CN116679671A (zh) | 车载控制器的诊断方法及装置 | |
| JPH02232740A (ja) | サービスプロセッサの試験方式 | |
| JPS60118959A (ja) | 入出力装置における障害解析方式 | |
| JPH01134539A (ja) | マイクロプログラムトレース方式 | |
| JPS62211739A (ja) | デ−タ処理装置の論理試験装置及び方法 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 |