JPH01217996A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPH01217996A
JPH01217996A JP63042071A JP4207188A JPH01217996A JP H01217996 A JPH01217996 A JP H01217996A JP 63042071 A JP63042071 A JP 63042071A JP 4207188 A JP4207188 A JP 4207188A JP H01217996 A JPH01217996 A JP H01217996A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
semiconductor
mounting
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63042071A
Other languages
English (en)
Other versions
JP2509969B2 (ja
Inventor
Toshio Sugano
利夫 菅野
Seiichiro Tsukui
誠一郎 津久井
Shigeru Suzuki
茂 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP63042071A priority Critical patent/JP2509969B2/ja
Priority to US07/310,563 priority patent/US4984064A/en
Priority to KR1019890001781A priority patent/KR0120921B1/ko
Publication of JPH01217996A publication Critical patent/JPH01217996A/ja
Priority to US07/606,292 priority patent/US5103247A/en
Priority to US07/710,642 priority patent/US5227664A/en
Priority to US08/024,969 priority patent/US5396102A/en
Application granted granted Critical
Publication of JP2509969B2 publication Critical patent/JP2509969B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Memories (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば電子計算機システム等において、実装
スペースに高さ制限のある部位に収容される高密度モジ
ュールの実装に適用して有効な技術に関するものである
。
〔従来の技術〕
近年におけるＶ　Ｌ　Ｓ　Ｉ　　（Ｖｅｒｙ　Ｌａｒｇ
ｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉ
ｔ　）の基板技術について記載されている例としては、
株式会社サイエンスフォーラム、昭和５８年１１月２８
日発行、「超ＬＳＩデバイスハンドブックＪＰ２３９〜
Ｐ２５０がある。
近年、半導体素子等の電子素子の実装密度を高めるため
、上記文献に記載された多層基板技術を用いて、基板の
両面に半導体素子を装着し、基板の一端に外部電極を設
けたＳ　Ｉ　Ｐ　（Ｓｉｎｇｌｅ　Ｉｎ−１ｉｎｅ　Ｐ
ａｃｋａｇｅ）構造のモジュールとして構成する技術が
知られている。
本発明者は、特に上記ＳＩＰ構造のモジュールを構成し
た半導体装置における実装技術について検討した。以下
は、本発明者によって検討された技術であり、その概要
は次の通りである。
すなわち、例えばＤＲＡＭで構成されたメモリモジュー
ル等のように基板の両面に面付形の半導体素子を複数装
着して構成されたＳＩＰ構造の半導体装置においては、
マザーボードあるいはソケットに対して垂直方向に実装
する形式が一般的であった。
ところで、上記のようなＳＩＰ構造の半導体装置を垂直
実装するためには、マザーボード上の実装空間において
、上記半導体装置を構成する基板の幅方向分の長さおよ
びソケットの長さ等を確保する必要があり、実装高さの
制限のある小形の計算機システム等においては、半導体
装置の実装に際して大きな問題となっていた。
そこでこのような半導体装置の実装高さを低く抑えるた
めに、上記半導体装置をマザーボードに対して斜め方向
に実装する技術が考えられる。
〔発明が解決しようとする課題〕
ところが、半導体装置は高集積化および高機能化等にと
もない、その外形的構造が大形化する傾向にあり、この
ような大形半導体装置基板をマザーボード上において斜
め方向に実装しようとした場合、パッケージの角部がマ
ザーボードと接触状態となり、十分な斜め実装が困難と
なり、実装空間の高さ制限を実質的に克照できない場合
が多くなってきた。
本発明は、上記問題点に着目してなされたものであり、
その目的は実装空間の高さ制限に対応した角度による斜
め実装を可能とすることのできる技術を提供することに
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、基板の両面に電子素子を装着する際に、一方
の面上の電子素子が他方の面上の電子素子よりも基板の
端面の外部電極から遠隔位置となるように装着した構造
とするものである。
〔作用〕
上記した手段によれば、基板上の一方の面に装着された
電子素子が他方の面の電子素子よりも外部電極から遠隔
位置に装着されているため、この面をマザーボードの実
装面に対面させて深い角度での斜め実装を実現すること
ができる。このため１、高さ制限のある実装空間におい
ても十分な角度をもった斜め実装が可能となり、ＳＩＰ
モジュールによる半導体装置等の電子装置の空間実装密
度を向上させることが可能となる。
〔実施例〕
第１図は本発明の一実施例である半導体装置をマザーボ
ードに実装した状態を示す断面図、第２図はこの種の従
来の半導体装置をマザーボードに実装した状態を示す断
面図、第３図は本実施例の半導体装置における基板の配
線構造を示す説明図、第４図はこの種の従来の半導体装
置における基板の配線構造を示す説明図である。
本実施例の半導体装置１は、多層配線構造の基板２上に
Ｐ　Ｌ　ＣＣ（Ｐｌａｓｔｉｃ　Ｌｅａｄｅｄ　Ｃｈｉ
ｐ　Ｃａｒｒｉｅｒ）形状の半導体素子３を複数個装着
した構造のものであり、主として電子計算機等のメモリ
モジュールとして使用されるものである。本実施例にお
いては、上記基板２に装着される半導体素子３は基板２
の両主面２ａ、２ｂ上に装着されており、第１図に示さ
れるように、各面２ａ、２ｂ上においてそれぞれ対応位
置からずらした位置に装着されている。
上記構造の半導体装置ｌは、たとえば以下のようにして
得ることができる。
まず、基板２の一層を構成するガラスエポキシ樹脂板の
一面に銅箔を被着した後、この銅箔を所定形状にエツチ
ング加工して所定の配線４を形成する。次に上記エポキ
シ樹脂板の所定位置にドリル等でスルーホール５を形成
し、該スルーホール内壁面に対して半田等の被着によっ
てスルーホール配線５ａを形成する。
上記のように加工を施したガラスエポキシ樹脂板を接着
剤を介して数枚分積層して基板２を得る。
次に、上記基板２の両面２ａ、２ｂに半導体素子３が装
着される。ここで、該′半導体素子３は内部にメモリと
し機能する半導体ベレットが内蔵されるとともに、プラ
スチツクパッケージ７０西側面方向からそれぞれパッケ
ージ７の裏面方向にＪ字状に加工されたリード８が突出
されたＰ　ＬＣＣである。
このような半導体素子３０基板２への装着は、該半導体
素子３から突出された１字状のリード８を、基板２上の
電極パッドエ０に対して半…等で固定することにより実
現されている。
ところで、本実施例によれば、上記基板２上における半
導体素子３の装着位置は、基板２の一方の面２ａ上での
半導体素子３の装着位置が、他方の面２ｂ上での半導体
装置１の装着位置と変位した部位に位置されている。す
なわち、第１図では基板２の右側の面２ａ上における半
導体素子３の装着位置が基板２の外部端子６の先端から
２の距離の位置であるのに対して、基板２の左側の面２
ｂ上における半導体素子３の装着位置は基板２の外部端
子６の先端からｍの距離となっている。
つまり、本実施例では半導体装置１は、マザーボード１
１のボード面に対して所定角度θ（θ〈９０゛）だけ傾
いた状態で実装されているが、基板２において、このマ
ザーボード１１のボード面と対向する面２ａ側に装着さ
れる半導体素子３は基板２の外部端子６からの距離ｌが
他面２ｂ側の半導体素子３の装着距離ｍよりも太き（（
１＞ｍ）なっている。
上記のように、ボード面に対面する基板面２ａ側の半導
体素子３について、外部端子６の先端からの距離ｌを長
くとった位置で装着することにより、半導体素子３のパ
ッケージ７の角部７ａが基板２の外部端子６の先端から
より離れた位置となるため、傾斜角度（９０°−θ）を
大きくとることができ、半導体装置１におけるボード面
からの実装高さｈを低く抑えることができる。
ところで、このような状態での基板２の両面２ａ、２ｂ
における配線状態は第３図に概略的に示されているよう
になっている。
すなわち、従来は第４図に示されるように、基板２の一
面２ａ側の電極パッド１０ａと他面２ｂ側の電極パッド
１０ｂとがそれぞれ対応位置に設けられていたため、一
方の面２ａから他方の面２ｂ側にスルーホール配線５ａ
を形成するために、一方の面２ａ側の電極パッド１０ａ
を避けた配線４ａのパターン位置からスルーホール５を
形成し、他方の面２ｂ側でさらに引き回し配線４ｂを経
由して該他方面２ｂでの電極パッド１０ｂと導通させる
必要があった。
しかし、本実施例によれば、基板各面２ａ、２ｂにおけ
る半導体素子３の装着位置が、互いにｌ−ｍだけずれた
位置となっているため、電極パッド１０ａ、ｌＯｂの位
置も、第３図に示されるように互いにｌ−ｍだけ変位し
た位置に設けられている。
したがって、他方面２ｂ上の電極パッド１０ｂの位置に
対応する一方面２ａ側の位置における配線４の引き回し
の自由度が大きくなり、他方面２ｂの電極バッド１０ｂ
の位置に対して一方面２ａ側の対応位置から直接スルー
ホール５を加工形成−し、結線を実現でき、他方面２ｂ
側での引き回し配線４が不要となる。
このため、配線４の引き回しの自由度が向上し、基板２
上における信頼性の高い信号伝達が可能となる。
このように、本実施例によれば以下の効果を得ることが
できる。
（１）、基板２の一方面２ａ上の半導体素子３を、他方
面２ｂ上の半導体素子３の装着位置（距離ｍの位置）よ
りも、基板２の外部端子６の先端部分を基準にして遠隔
位置（距＃ｉ′ｌｔｌの位置）に装着することにより、
マザーボード１１上での半導体装置ｌの傾斜角度（９０
°−θ）を大きくすることができるため、マザーボード
１１面からの実装高さｈを低くすることができる。
（２）、上記（１）により、少ない実装空間におけるメ
モリ等の高密度実装が可能となる。
（３〕、上記（１月こより、基板２の両面２ａ、２ｂに
おける電極パッド１０ａ、１０ｂの位置も互いにｌ−ｍ
分だけずれた位置に形成されるため、スルーホール結線
のための配線４の自由度が向上する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、基板２０両面２ａ、２ｂに装着される半導体
素子３としては、ＰＬＣＣ構造のものについて説明した
が、Ｌ　ＣＣ（Ｌｅａｄｌｅｓｓ　Ｃｈｉｐ　Ｃａｒｒ
ｉｅｒ　）形、あるいはフラットパッケージ形等、他の
面付形式め半導体素子３であってもよい。
また、マザーボード１１上への半導体装置１の実装につ
いては、図示されない斜め実装用のソケットを用いた構
造としてもよい。
更に基板２はガラスエポキシ樹脂板に限定されるもので
はない。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるＳＩＰモジュール構造
の半導体装置に適用した場合について説明したが、これ
ずご限定されるものではなく、たとえば抵抗モジコール
等の他のＳＩＰ構造の電子部品等に広く適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、一方の面上の電子素子が他方の面上の電子素
子よりも基板の端面の外部電極から遠隔位置となるよう
に装着した構造とすることによって、高さ制限のある実
装空間においても十分な角度をもった斜め実装が可能と
なり、ＳＩＰモジュールによる半導体装置等の電子装置
の空間実装密度を向上させることが可能となる。
【図面の簡単な説明】
第１図は、本発明の一実施例である半導体装置をマザー
ボードに実装した状態を示す断面図、第２図は、この種
の従来の半導体装置をマザーボードに実装した状態で示
す断面図、 第３図は、本実施例の半導体装置における基板の配線構
造を示す説明図、 第４図は、この種の従来の半導体装置における基板の配
線構造を示す説明図である。 ｌ・・・半導体装置、２・・・基板、２ａ、２ｂ・・・
基板面、３・・・半導体素子、４．４ａ。 ４ｂ・・・配線、５Ｑトスルーホール、５ａ・・・スル
ーホール配線、６・・・外部端子、７・・・パッケージ
、Ｔａ・・・角部、８・・・リード、１０．ｌｏａ、１
０ｂ−−−電極パッド、１１・・・マザーボード。 第１図 １：半導体装置 ２゛基板 ３゛半導素子 ６　外部端子 １１゛マザーボード 第２図

Claims (1)

  1. 【特許請求の範囲】 １、一端面に外郭電極を備えた基板と、該基板の両主面
    においてそれぞれ上記外部電極と導通される電子素子を
    有しており、上記基板の一方の主面上の電子素子が他方
    の主面上の電子素子よりも上記外部電極に対して遠隔位
    置に装着されていることを特徴とする電子装置。 ２、上記外部電極が基板の一端面に設けられたものであ
    り、上記電子装置がマザーボードに対して斜め方向に実
    装されるＳＩＰモジュール構造の半導体装置であること
    を特徴とする請求項１記載の電子装置。
JP63042071A 1988-02-26 1988-02-26 電子装置 Expired - Lifetime JP2509969B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63042071A JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置
US07/310,563 US4984064A (en) 1988-02-26 1989-02-15 Semiconductor device
KR1019890001781A KR0120921B1 (ko) 1988-02-26 1989-02-16 반도체 장치
US07/606,292 US5103247A (en) 1988-02-26 1990-10-31 Semiconductor device
US07/710,642 US5227664A (en) 1988-02-26 1991-06-05 Semiconductor device having particular mounting arrangement
US08/024,969 US5396102A (en) 1988-02-26 1993-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042071A JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置

Publications (2)

Publication Number Publication Date
JPH01217996A true JPH01217996A (ja) 1989-08-31
JP2509969B2 JP2509969B2 (ja) 1996-06-26

Family

ID=12625842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042071A Expired - Lifetime JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置

Country Status (3)

Country Link
US (2) US4984064A (ja)
JP (1) JP2509969B2 (ja)
KR (1) KR0120921B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245278A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置及び半導体モジュール

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5283716A (en) * 1992-10-16 1994-02-01 Rosemount Inc. Electrical component support structure
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
US5703760A (en) * 1995-12-07 1997-12-30 Micronics Computers Inc. Mother board with flexible layout for accommodating computer system design options
US6310782B1 (en) * 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
JP3718039B2 (ja) * 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
JPH11251539A (ja) * 1998-03-06 1999-09-17 Mitsubishi Electric Corp 回路モジュール
US6307769B1 (en) * 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US20010042910A1 (en) * 2000-01-06 2001-11-22 Eng Klan Teng Vertical ball grid array integrated circuit package
US6760229B2 (en) * 2000-10-18 2004-07-06 Hewlett-Packard Development Company, L.P. System for protecting electronic components
US6418033B1 (en) * 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
US6507496B2 (en) * 2001-05-31 2003-01-14 Intel Corporation Module having integrated circuit packages coupled to multiple sides with package types selected based on inductance of leads to couple the module to another component
US6666997B2 (en) * 2001-10-02 2003-12-23 Micron Technology, Inc. Method for removing cleaning compound flash from mold vents
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
US7038920B2 (en) * 2003-06-30 2006-05-02 Intel Corporation System to mount electrical modules
JP2007109932A (ja) * 2005-10-14 2007-04-26 Toshiba Corp 半導体装置
US7443694B1 (en) * 2006-12-14 2008-10-28 Sun Microsystems, Inc. 25 degree tool-less expansion card bracket

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52231U (ja) * 1975-06-20 1977-01-05

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4616655A (en) * 1984-01-20 1986-10-14 Cordis Corporation Implantable pulse generator having a single printed circuit board and a chip carrier
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52231U (ja) * 1975-06-20 1977-01-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245278A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置及び半導体モジュール

Also Published As

Publication number Publication date
KR890013751A (ko) 1989-09-25
KR0120921B1 (ko) 1997-10-27
JP2509969B2 (ja) 1996-06-26
US5103247A (en) 1992-04-07
US4984064A (en) 1991-01-08

Similar Documents

Publication Publication Date Title
JPH01217996A (ja) 電子装置
US6476500B2 (en) Semiconductor device
US6369443B1 (en) Semiconductor device with stacked vias
US5625221A (en) Semiconductor assembly for a three-dimensional integrated circuit package
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US5440171A (en) Semiconductor device with reinforcement
US7019221B1 (en) Printed wiring board
CN100492638C (zh) 半导体器件的堆叠封装
US6201298B1 (en) Semiconductor device using wiring tape
EP0587294B1 (en) Semiconductor package
JPH03291869A (ja) 電子装置
KR102578797B1 (ko) 반도체 패키지
US6469903B1 (en) Flexible printed circuit and semiconductor device
JP3012184B2 (ja) 実装装置
JP2000243862A (ja) インターポーザ基板
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR200295665Y1 (ko) 적층형반도체패키지
JP3799120B2 (ja) 高容量メモリモジュール
KR0163868B1 (ko) 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈
JPH0430566A (ja) 高出力用混成集積回路装置
CN223414073U (zh) 电路封装结构
KR100216061B1 (ko) 반도체 패키지
US11569209B2 (en) Semiconductor package
US7265446B2 (en) Mounting structure for semiconductor parts and semiconductor device
KR100381838B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term