JPH01218113A - 送信出力制御回路 - Google Patents
送信出力制御回路Info
- Publication number
- JPH01218113A JPH01218113A JP4085088A JP4085088A JPH01218113A JP H01218113 A JPH01218113 A JP H01218113A JP 4085088 A JP4085088 A JP 4085088A JP 4085088 A JP4085088 A JP 4085088A JP H01218113 A JPH01218113 A JP H01218113A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- transmission output
- power amplifier
- linear power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＤＭＡ通信方式の送信電力増幅回路に適した
直線電力増幅回路に関し、特にトランジスタのベースバ
イアスをオン、オフすることによって送信出力を制御す
る回路の改良に関する。
直線電力増幅回路に関し、特にトランジスタのベースバ
イアスをオン、オフすることによって送信出力を制御す
る回路の改良に関する。
この種の送信出力制御回路としては、第４図に示すよう
に、所要の送信電力を得るための直線電力増幅回路２の
入力側に、 ＰＩＮダイオード等で構成された減衰回路
８を接続したものがある。この送信出力制御回路では、
減衰回路８の減衰量を外部からの制御信号でスイッチン
グ回路５を制御することによシ送信出力のオン、オフを
行なっている。
に、所要の送信電力を得るための直線電力増幅回路２の
入力側に、 ＰＩＮダイオード等で構成された減衰回路
８を接続したものがある。この送信出力制御回路では、
減衰回路８の減衰量を外部からの制御信号でスイッチン
グ回路５を制御することによシ送信出力のオン、オフを
行なっている。
上記の送信出力制御回路では、高周波信号のオン、オフ
制御をＰＩＮダイオードにて構成された減衰回路８で所
要の減衰量を得ているため１通常。
制御をＰＩＮダイオードにて構成された減衰回路８で所
要の減衰量を得ているため１通常。
複数個のＰＩＮダイオードを特徴とする特に、直線電力
増幅回路がＡ級あるいはＡＢｉの様な直線電力増幅回路
の場合に於いては、更に多数個のＰＩＮダイオードを必
要とする。その結果、挿入損失が増加して電力効率が悪
化すると共に、高周波電力段で使用するＰＩＮダイオー
ドは非常に高価であるという欠点かあ。
増幅回路がＡ級あるいはＡＢｉの様な直線電力増幅回路
の場合に於いては、更に多数個のＰＩＮダイオードを必
要とする。その結果、挿入損失が増加して電力効率が悪
化すると共に、高周波電力段で使用するＰＩＮダイオー
ドは非常に高価であるという欠点かあ。
本発明は、特にＡ級あるいはＡｌ１級で動作する直線電
力増幅回路に於いて、その送信出力をオン。
力増幅回路に於いて、その送信出力をオン。
オフする手段として、直線電力増幅回路を構成する各段
のトランジスタのベースバイアス電圧を制御すると共に
、バイアス供給用のバイアス回路網にコンデンサを挿入
し、かつこの挿入されたコンデンサとバイアス回路網と
から決定される時定数関係を、後段のトランジスタに移
行するに従って小さくなる様に設定したことを特徴とし
ている。
のトランジスタのベースバイアス電圧を制御すると共に
、バイアス供給用のバイアス回路網にコンデンサを挿入
し、かつこの挿入されたコンデンサとバイアス回路網と
から決定される時定数関係を、後段のトランジスタに移
行するに従って小さくなる様に設定したことを特徴とし
ている。
本発明について図面を参照して詳細に説明する。
第１図に示す様だ９本発明による送信出力制御回路は直
線電力増幅回路２とバイアス供給電圧を制御するスイッ
チング回路５とから構成されている。まず、入力端子１
には前段の励振回路（図示せず）からの高周波出力信号
が入力され、直線電力増幅回路２に供給されている。一
方、バイアス電圧入力端子６には常時一定電圧が供給さ
れておシ、制御端子７に入力される信号によってスイッ
チング回路５が制御され、その結果、直線電力増幅回路
２０ベースバイアス端子４から出力されるバイアス電圧
がオン、オフ制御される。直線電力増幅回路２はベース
バイアス端子４にバイアス電圧が与えられた時のみ動作
し、出力端子３に高周波信号を出力することになる。こ
のように、ベースバイアス端子４に供給されるバイアス
電圧をスイッチング回路５にてオン、オフすることによ
り、容易に送信出力を制御できる。
線電力増幅回路２とバイアス供給電圧を制御するスイッ
チング回路５とから構成されている。まず、入力端子１
には前段の励振回路（図示せず）からの高周波出力信号
が入力され、直線電力増幅回路２に供給されている。一
方、バイアス電圧入力端子６には常時一定電圧が供給さ
れておシ、制御端子７に入力される信号によってスイッ
チング回路５が制御され、その結果、直線電力増幅回路
２０ベースバイアス端子４から出力されるバイアス電圧
がオン、オフ制御される。直線電力増幅回路２はベース
バイアス端子４にバイアス電圧が与えられた時のみ動作
し、出力端子３に高周波信号を出力することになる。こ
のように、ベースバイアス端子４に供給されるバイアス
電圧をスイッチング回路５にてオン、オフすることによ
り、容易に送信出力を制御できる。
しかしながら、単に第３図（、）に示す信号でバイアス
電圧を１１０ Ｎ Ｉ＋とするだけでは、送信出力波形
の立ち上シに於いて急激に直線電力増幅回路２が°ＯＮ
″になる為に、出力波形か第３図（ｂ）に示す如く過渡
的に変動する。これは、 ＴＤＭＡ通信方式の様に繰シ
返し送信出力のオン、オフを行う場合には、この過渡変
動によるスペクトラムの拡シが無視できなくなる。この
ため２本発明では、さらに各段のトランジスタのバイア
ス回路網内に、比較的容量の大きなコンデンサを接続す
ることを特徴としている。
電圧を１１０ Ｎ Ｉ＋とするだけでは、送信出力波形
の立ち上シに於いて急激に直線電力増幅回路２が°ＯＮ
″になる為に、出力波形か第３図（ｂ）に示す如く過渡
的に変動する。これは、 ＴＤＭＡ通信方式の様に繰シ
返し送信出力のオン、オフを行う場合には、この過渡変
動によるスペクトラムの拡シが無視できなくなる。この
ため２本発明では、さらに各段のトランジスタのバイア
ス回路網内に、比較的容量の大きなコンデンサを接続す
ることを特徴としている。
すなわち、直線電力増幅回路２の具体例である第２図に
於いて９例えば初段のトランジスタ１１の第１バイアス
回路網１４に於いて、バイアス回路を構成する抵抗器１
０１，１０２，１０３の共通接続点に第１のコンデンサ
１７を接続している。
於いて９例えば初段のトランジスタ１１の第１バイアス
回路網１４に於いて、バイアス回路を構成する抵抗器１
０１，１０２，１０３の共通接続点に第１のコンデンサ
１７を接続している。
このことによって初段トランジスタ１１のベースに供給
されるバイアス電圧の立ち上如を、第３図（ｃ）の様に
徐々に立ち上る様に時定数τ１を選択する。更に、中段
トランジスタ１２．終段トランジスタ１３のバイアス回
路網１５．１６にも第２゜第３のコンデンサ１８．１９
をそれぞれ接続している。そして、第２．第３のコンデ
ンサ１８゜１９と各バイアス回路網１５．１６内の抵抗
器群との時定数をそれぞれτ２ 、τ３とした場合に。
されるバイアス電圧の立ち上如を、第３図（ｃ）の様に
徐々に立ち上る様に時定数τ１を選択する。更に、中段
トランジスタ１２．終段トランジスタ１３のバイアス回
路網１５．１６にも第２゜第３のコンデンサ１８．１９
をそれぞれ接続している。そして、第２．第３のコンデ
ンサ１８゜１９と各バイアス回路網１５．１６内の抵抗
器群との時定数をそれぞれτ２ 、τ３とした場合に。
それぞれの時定数の関係が第３図（ｃ） ｚ （ｄ）、
（ｅ）で示す如く、τ凰〉τ２〉τ３を満足する様に構
成する。このことによって第３図（ｆ）で示す様なエン
ベロープのきれいな送信出力波形が容易に得られる。
（ｅ）で示す如く、τ凰〉τ２〉τ３を満足する様に構
成する。このことによって第３図（ｆ）で示す様なエン
ベロープのきれいな送信出力波形が容易に得られる。
以上説明したように本発明は、Ａ級又はＡＢ級で動作す
る直線電力増幅回路出力をオン、オフする制御に関して
、バイアス供給電圧をオン、オフすると共に、直線電力
増幅回路の各段のトランジスタへのバイアス電圧の立ち
上げ時間をある関係に設定する方法を併用することによ
って、非常に簡単な回路構成で、しかも従来の回路方式
で使われている様な非常に高価なＰＩＮダイオードを多
数個使用する必要もなく、又挿入損失も改善され。
る直線電力増幅回路出力をオン、オフする制御に関して
、バイアス供給電圧をオン、オフすると共に、直線電力
増幅回路の各段のトランジスタへのバイアス電圧の立ち
上げ時間をある関係に設定する方法を併用することによ
って、非常に簡単な回路構成で、しかも従来の回路方式
で使われている様な非常に高価なＰＩＮダイオードを多
数個使用する必要もなく、又挿入損失も改善され。
経済性に寄与する効果は犬である。
第１図は本発明の実施例の構成を示したブロック図、第
２図は第１図の直線電力増幅回路の具体的例を示した回
路図、第３図は本発明の詳細な説明するためのタイムチ
ャート、第４図は従来例を示したブロック図である。 １・・・入力端子、３・・・出力端子、４・・・バイア
ス端子、６・・・バイアス電圧入力端子、７・・・制御
端子。 １４・・・第１バイアス回路網、１５・・・第２ノ（イ
アス回路網、１６・・・第３バイアス回路網。 第１図 第２図 第３図 第４図
２図は第１図の直線電力増幅回路の具体的例を示した回
路図、第３図は本発明の詳細な説明するためのタイムチ
ャート、第４図は従来例を示したブロック図である。 １・・・入力端子、３・・・出力端子、４・・・バイア
ス端子、６・・・バイアス電圧入力端子、７・・・制御
端子。 １４・・・第１バイアス回路網、１５・・・第２ノ（イ
アス回路網、１６・・・第３バイアス回路網。 第１図 第２図 第３図 第４図
Claims (1)
- １、ベースバイアスをオン、オフすることによって送信
出力を制御する様に構成されたＡ級又はＡＢ級の特性を
持つ直線電力増幅回路に於いて、該増幅回路を構成する
各段のトランジスタのベースバイアス回路網内にそれぞ
れコンデンサを挿入し、かつ前記ベースバイアス回路網
とコンデンサとで決定される積分時定数を、後段のトラ
ンジスタに移行するに従って徐々に小さくなるように設
定したことを特徴とする送信出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085088A JPH01218113A (ja) | 1988-02-25 | 1988-02-25 | 送信出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085088A JPH01218113A (ja) | 1988-02-25 | 1988-02-25 | 送信出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218113A true JPH01218113A (ja) | 1989-08-31 |
Family
ID=12592050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4085088A Pending JPH01218113A (ja) | 1988-02-25 | 1988-02-25 | 送信出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218113A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229735A (ja) * | 1990-06-16 | 1992-08-19 | Nec Corp | バースト信号用送信回路 |
| JP2001313574A (ja) * | 2000-05-01 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 携帯式移動電話装置 |
-
1988
- 1988-02-25 JP JP4085088A patent/JPH01218113A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229735A (ja) * | 1990-06-16 | 1992-08-19 | Nec Corp | バースト信号用送信回路 |
| JP2001313574A (ja) * | 2000-05-01 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 携帯式移動電話装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281924A (en) | Fully differential CMOS power amplifier | |
| EP0734118B1 (en) | Bias control circuit for an RF power amplifier | |
| US4379267A (en) | Low power differential amplifier | |
| US4494077A (en) | Amplifier system switchable between two amplifying operations | |
| JP2004529514A5 (ja) | ||
| KR970031244A (ko) | 가변출력을 갖는 전력증폭장치(power amplifier system with variable output) | |
| US5475343A (en) | Class AB complementary output stage | |
| US5525929A (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| US4945259A (en) | Bias voltage generator and method | |
| KR930020859A (ko) | 아날로그 디지탈 변환기 | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US4706013A (en) | Matching current source | |
| JPH01218113A (ja) | 送信出力制御回路 | |
| KR900005872B1 (ko) | 증폭기 | |
| US7123089B2 (en) | Power amplifier with pulse differentiating circuit | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| US6127888A (en) | Power amplification device | |
| US6172495B1 (en) | Circuit and method for accurately mirroring currents in application specific integrated circuits | |
| KR0141591B1 (ko) | 증폭장치 | |
| KR101912287B1 (ko) | 튜너블 인덕터 회로 | |
| US6570427B2 (en) | Variable transconductance amplifier | |
| US3986131A (en) | Class AB-dual push-pull amplifier | |
| US7449976B1 (en) | Power efficient PIN attenuator drive circuit | |
| JPH04229705A (ja) | 電流増幅装置 |