JPH01220904A - 低ノイズ高速電流又は電圧増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １且 本発明は、電流又は電圧波形を前置増幅する為の増幅器
方式に関するものである。更に詳細には。

本発明は、ホトダイオード又はアバランシェホトダイオ
ード等の光学的センサから受は取られたタイプの波形を
増幅する増幅器方式に関するものである。更に特定的に
は１本発明は、電圧波形を形成する為にこの様な電流波
形を前置増幅する為のこの様な増幅器方式、即ちトラン
スインピーダンス（インピーダンス変換）増幅器方式（
システム）に関するものである。

灸米抜携 多くの光学電子適用において、バイポーラカスコード増
幅器への接合電界効果トランジスタ（ＪＦＥＴ）は、主
に、それらの直接的な電圧利得が後段のノイズ電圧寄与
に対してそれらを減感させるので、低ノイズ／高速フロ
ントエンド（前端）装置用の標準となりつつある。その
他の増幅器構成もこれらの適用の為に使用されるにの様
な適用の為の従来技術増幅器方式の例は、例えば、Ｄ。

Ｒ，Ｓｍ１ｔｈ　ｅｔ　ａｌ、のｒＰＩＮダイオードを
持った高性能デジタル光学的レシーバ（Ｈｉｇｈ　Ｐｅ
ｒｆｏｒｍａｎｃｅ　Ｄｉｇｉｔａｌ　０ｐｔｉｃａｌ
　Ｒｅｃｅｉｖｅｒｓ　ｗｉｔｈ　ＰＩＮ　Ｄｉｏｄｅ
ｓ）Ｊ１９７９ＩＳＣＡＳのプロシーディングズ、ｐｐ
。

５１１−５１３、及びＭ、　Ｊ、　Ｎ、　５ｉｂｌｅｙ
　ｅｔ　ａｌ、の「モノリシックコモンコレクタフロン
トエンド光学的前置増幅器（Ａ　Ｍｏｎｏｌｉｔｈｉｃ
　Ｃｏｍｍｏｎ−ＣｏｌｌｅｃｔｏｒＦｒｏｎｔ−Ｅｎ
ｄ　０ｐｔｉｃａｌ　Ｐｒｅａｍｐｌｉｆｉｅｒ）Ｊ、
ジャーナルオブライトウエーブテクノロジイ、ＬＴ−３
巻、　Ｎｏ、１゜１９８５年２月、ｐｐ、１３−１５の
文献に記載されたものがある。広帯域に渡ってノイズを
最小とさせる為には、入力容量の二乗したものをＪＦＥ
Ｔトランスコンダクタンスで割ったもの、即ちＣＴ”　
／　ｇ　ｍは、ホトダイオード及びＪＦＥＴ漏れ電流の
如く、小さく維持する。フィードバック抵抗インピーダ
ンス（ＲＬ、　）は大きな値に選択され。

従ってその熱ノイズ電流は小さい。然し乍ら、帯域はＣ
１及びＲ，、の関数であり、且つ大きなＲ５に対して極
めて小さくなり且つ閉ループ構成において処理すること
が困難となる可能性がある。カスコードフロントエンド
の別の欠点としては、ＲＬを介してＣ０から電荷を取り
除く為にピークからピークへの電圧の振れの幾らかが第
２トランジスタをバイアスする為に取られるので、増幅
器飽和からの回復が障害を受けるということである。こ
のことは、バーコードスキャニング等の、検知器が広い
動的範囲を持った信号及び外光に露呈される場合の適用
において重要である。

且−籐 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、光検知適用において
使用するのに適した改良型低ノイズ高速増幅器方式を提
供することを目的とする。

本発明の別の目的とするところは、スキャニング即ち走
査適用に使用するのに適した低ノイズ高速増幅器方式を
提供することである。本発明の更に別の目的とするとこ
ろは、従来の同様の増幅器方式と比較して入力容量が減
少されており且つ飽和状態から迅速に回復することの可
能な低ノイズ高速増幅器方式を提供することである。本
発明の更に別の目的とするところは、ノイズ又は帯域幅
性能を犠牲にすること無しにカスコード増幅器の上述し
た制限を解消することの可能な低ノイズ高速増幅器方式
を提供することである。

星−氏 上述した本発明の目的等は、本発明の新規な低ノイズ高
速増幅器方式（システム）を使用することによって達成
することが可能である６本発明による低ノイズ高速増幅
器方式は、第１増幅器、例えば、制御電極と入方電流流
れ電極と出力電流流れ電極とを具備するフロントエンド
（前端）トランジスタ、及び前記フロントエンドトラン
ジスタの制御電極に接続した久方信号源を持っている。

フロントエンドトランジスタの出力電流流れ電極は、増
幅器方式の実効入力容量を減少させる為に該増幅器方式
の実効入力容量の少なくとも１個の寄与物、好適にはそ
のような寄与物の全て又は殆ど全て、に結合される交流
である。尚、本明細書において、「結合される交流」及
び「結合される」という用語は、直接的な接続、及び非
単位利得電圧増幅器や、後段増幅器や、コンデンサ等の
略単位利得の受動部品等を介しての接続のことを意味す
るものとする。第２増幅器１例えば、制御電極と入力電
流流れ電極と出力電流流れ電極とを持った第２段トラン
ジスタは、その制御電極をフロントエンドトランジスタ
の出力電流流れ電極へ接続させている。該第２段トラン
ジスタの出力流れ電極は、フロントエンドトランジスタ
の入力電流流れ電極へ結合させた交流である。本明細書
中に記載するその他のブートストラッピングに関連し。

このブートストラッピングは、本増幅器方式のフロント
エンド即ち前端における実効入力容量を、例えば約１０
０迄及びそれを越える係数だけ減少させ、従って後段に
おける信号ノイズ成分をフロントエンドのノイズと比較
して無視可能な程度へ減少させている。

失胤■ 以下、添付の図面を参考に、本発明の具体的実。

施の態様に付いて詳細に説明する。

第１図において、光学電気適用において通常使用される
従来技術のＪ　ＦＥＴフロントエンドカスコード増幅器
１０が示されている。インピーダンスＲｆは、カスコー
ド対増幅器１０におけるトランジスタＱ２のコレクタと
ＪＦＥＴＱＩのゲートとの間にライン１２上にフィード
バックループを与えている。フロントエンドにおいて、
実効入力容量Ｃ１ｎｅｆｆは約６ピコフアラツド（ｐｆ
）であり、それはＣｇｓ＋Ｃｇｄ＋Ｃｐｄを有している
。ホトダイオードＤ１は、増幅器１０へのライン１４上
に増幅すべき入力信号を与える。増幅器１０のフロント
エンドにおいてソースホロワ又はコモンドレインを使用
することにより、ゲート・ソース容量Ｃｇｓを実効的に
除去することを可能とする。然し乍ら、抵抗における熱
的ノイズを減少させる為に例えば約２０メグオームのＲ
ｆに対して比較的高い抵抗を使用することが必要である
ので、増幅器１０の高周波数利得を著しく増加させる為
に。

ゲート・ドレイン及びホトダイオード容量Ｃｇｄ及びＣ
ｐｄを減少させねばならないことがある。

第１図に示したカスコード増幅器１０の別の欠点は、増
幅器が飽和したときに実効入力容量から電荷を除去する
為の出力電圧の振れの一部が増幅器１０内の第２トラン
ジスタＱ２をバイアスする為に取られてしまうというこ
とである。このことは、それよりも−層広い電圧の振れ
を持っている場合よりも、増幅器１０の飽和からの回復
に一層長い時間がかかることを意味している。

第２図は１本発明の増幅器方式２０を示しており、その
場合、実効入力容量はブートストラップされて無視可能
な値に減少されている。第１図の増幅器１０と比較する
と、゛実効入力容量Ｃ１ｎｅｆｆは約６ｐＦから約０．
１ｐＦへ減少されており、フィードバックインピーダン
スＺｆの容量も包含している。増幅器方式２０において
、３個のエミッタホロワトランジスタ段を単位利得の増
Ｍ器２２．２４．２６で表しである。バイアス電圧源２
５がライン２７によってホトダイオードＤ１のカソード
へ接続されている。該ホトダイオードのバイアスエンド
即ちバイアス側はＪＦＥＴＱＩ増幅器２２の出力２８で
ＡＣブートストラップされているので、ホトダイオード
容量Ｃｐｄは、図示した如く、ＪＦＥＴＱＩのゲートか
らソースに対して現れる。同様に、ＪＦＥＴＱｌのドレ
インは、トランジスタロ２増幅器２４の出力３０でａｃ
ジブ−ストラップされているので、ゲート対ドレイン容
量Ｃｇｄは図示した如くに現れる。このａＱジブ−スト
ラッピングは、ノイズ電圧寄与物をＣｔの代わりに実効
ブートストラップ入力容量（−Ｃｔ／１００）にかける
ことによって、実効的に、第２段増幅器２４を越える全
てのノイズ電圧寄与物を無視可能なものに減少させる。

注意すべきことであるが、第１段２２の入力ノイズ電圧
ｅｎｌはＣｐｄ　、　Ｃｇｓ　、及びＣｇｄに現れ、−
力筒２段２４の入力ノイズ電圧ａｎ２はＣｇｄのみに現
れる。これらの発生源から発生される電流は以下の通り
である。

Ｉ　ｃｐｄ＝　ｅ　ｎｌ／　Ｚｃｐｄ＝　Ｃｐｄにおけ
るａｎに起因するノイズ電流。

Ｉ　ｃｇｓ＝　ｅ　ｎｌ／　Ｚｃｇｓ＝＝　Ｃｇｓにお
けるｅｎに起因するノイズ電流。

Ｉ　ｃｇｄ＝　（ｅ　ｎｌ”＋　ｅ　ｎ２”）″＝Ｃｇ
ｄにおけるｅｎに起因するノイズ電流。

ここで、ｅｎ２＜ｅｎｌの場合、 Ｉｅｎ弁（ｅｎｌ／Ｚｃｔ）　＋　（（ｅｎ２”＋ｅｎ
３”＋ｅ　ｎｚｏ２）／　Ｚｆ　ｌ　Ｚｃｔｅｆｆ）　
”Ｆ　ｅ　ｎｌ／　Ｚｃｔ尚、Ｉｅｎ＝ｅｎに起因する
全入力ノイズ電流、Ｃｔ＝全入力容量＝Ｃｐｄ＋Ｃｇｓ
＋Ｃｇｄ。

Ｃｔｅｆｆ　＝全実効入力容量 ＝Ｃｔ／ブートストラップ減少 幻Ｃｔ／　１００ 従って、第１段のものと比較して、後段のｅｎノイズ成
分は無視可能な程度に減少される。

第３Ａ図及び第３Ｂ図は、増幅器方式２０の実施例を詳
細に示している。フロントエンドＪＦＥＴＱＩ及び約０
．８メグオーム乃至１００メグオームの間とすることが
可能であり好適には図示した如くに約２０メグオームで
あるフィードバックチップ抵抗Ｒ９が、４０で示した如
くに、窓型ハイブリッドパッケージ内のホトダイオード
Ｄ１と共に設けられており、従って寄生容量が最小とさ
れ且つ拡散接合４２は放射ＥＭＩ　（電磁障害）から保
護される。チップ抵抗Ｒ９は、好適には非蛇行形状に設
けられ、高Ω／口及び低シャント容量に選択され、且つ
シャント容量を制御し且つ最小とさせる為に基板上にト
リミングせずに装着させる。この様な抵抗をトリミング
することは、その構成を薄くさせることによってその容
量を増加させる。ＪＦＥＴＱＩは、最小のＣｔ”７ｇｍ
を与え且つ漏れを小さくする様に選択され且つバイアス
される。該ホトダイオードは、特定の適用に対して最大
の応答性及び最小の容量且つ漏れを与える為に選択され
且つバイアスされる。

第２段トランジスタＱ２は、ライン４６によって、その
ベースをＪＦＥＴＱＩのソースへ接続している。第２段
トランジスタＱ２は、低ノイズ電流（ｅｎ）、低ベース
拡散抵抗（ｒｂ）　、及び低入力容量に対して選択され
る。ｒｂを更に低下させる為に、ライン４４．４８．５
２によってトランジスタＱ４をトランジスタＱ２と並列
に接続させることが可能である。トランジスタＱ３は、
ライン５２及び５４によって、そのベースをトランジス
タＱ２及びＱ４のエミッタへ接続している。第３段トラ
ンジスタＱ３は、第２段トランジスタＱ２及びＱ４上の
ミラー効果負荷を最小とさせる為に低入力容量に対して
選択される。

本発明に基づ＜ＡＣブートストラッピングは、ライン５
６によりＪＦＥＴＱＩのソースとホトダイオードＤ１の
カソードとの間に接続された０゜０１μＦコンデンサＣ
２によってホトダイオードＤ１に対して設けられている
。同様に、ソース抵抗Ｒ３及びＪＦＥＴＱｌのドレイン
は、ライン６０及び６２によってトランジスタＱ２及び
Ｑ４のエミッタへ接続されている１、０μＦコンデンサ
Ｃ１及びＣ４を介してＡＣブートストラップされる。第
２段トランジスタＱ２及びＱ４のコレクタは、ライン６
４によってコンデンサＣ８を介して、第３段トランジス
タＱ３のエミッタヘブートストラップされる。

ブートストラップ効率を増加させ且つ最大のＪＦＥＴｇ
ｍに対して高ＪＦＥＴバイアス電流を可能とさせる為に
、第１段ＪＦＥＴＱＩと共に、インダクタＬｌ、Ｌ２．
Ｌ３が用いられている。それらは、又、隣接する抵抗Ｒ
２，Ｒ３，Ｒ５の熱的ノイズを減少させる為にも作用す
る。

補償回路７０によって第３段トランジスタＱ３で開放ル
ープ補償が実施される。ダイオードＤ２は負のスリュー
レートを改善させる。

個別的な段の出力のスイング即ち振れは、暗レベルがＶ
ｃｃ近傍に指定した場合、正の供給電圧（Ｖｃｃ）から
接地電圧とすることが可能である。

このことは、Ｚｆを抵抗として、Ｖｃｃ／Ｒｆに近づく
割合で飽和フロントエンドＣｔから増幅器方式２０が電
荷を除去することを可能とさせる。ビデオクランプ７６
は、暗レベルのクランプを与える。

帯域を越えるノイズを拒否する為の帯域濾波は本方式の
どこか他の個所において行なわれる。

オペアンプ段７２及び７４は、そのシャントコンデンサ
と並列なＲｆに起因する単一の個別的な閉ループの極を
キャンセルさせる為に利得及び周波数補償を与える。第
４図は、前置増幅器方式２０における利得と周波数との
関係を示しており、且つ本方式の周波数補償を示してい
る。曲線８２は、テスト点（ＴＰ）２迄の個別的な段の
開放ループ利得を示している。ライン８４は、フィード
バック抵抗Ｒ９を接続した後のＴＰ２における閉ループ
利得を示している１曲線８ｏは、第３Ｂ図における回路
７１に起因するリード補償を示している。曲線８６は、
前置増幅器方式の最終補償帯域を示している。

第５図は、前置増幅器方式２０を装着したデータチエッ
カ−ＢＤＩスキャナーでテストバーコードラベルをスキ
ャンした場合の前置増幅器方式２０の電圧の時間的変化
を示すプロットである。曲線８８は、オペアンプ７２に
よる増幅の前に、ＴＰ２における電圧を示している。曲
線９０は、オペアンプ７２による増幅の後のＴＰＴにお
ける電圧を示している。これらの曲線は、増幅器方式２
０は、バーコードのスキャニング即ち走査に応答してき
れいな信号を発生するものであることを示している。

第６図は、前置増幅器方式２０を装着したデータチエッ
カ−スキャナーが、スキャナー表面から２フイート（約
６０ｃｍ）ＩＩれた１ｏｏワツトの白熱電球の直後に、
１−３７４インチ（４，４４５Ｃ１１）の白色の縁を持
ったラベルをスキャンした時の電圧の時間的変化を示し
たプロットである。この様な外光レベルはスキャナーの
据付状態において時々遭遇するものである０曲線９２は
、ＴＰ２における電圧を示しており１曲＃！９４はＴＰ
Ｔにおける電圧を示しており、且つ曲ＩＩＡ９６は最終
的な濾波済のビデオ出力を示している。各曲線上の領域
９８は、白熱光に起因する本増幅器の飽和における信号
を表している。これらの曲線は、増幅器方式２０が、ス
キャナーがラベル上のバーコードに到達する特進に、飽
和から回復していることを示している。第７図中の曲線
ｌＯＯは、Ｒ１１における。即ち第３段トランジスタＱ
３のエミッタ出力における、電圧を示す同様のプロット
である０曲線１０１は、トランジスタＱ３のコレクタに
おける電圧を示している。

第８図は、ＦＥＴプローブ電圧増幅器方式１１０を示し
ている。電圧源１１２は、ライン１１６によって、単位
利得増幅器１１４の制御電極へ接続されている。増幅器
１１４の信号出力は、ライン１１８上のコンデンサＣ１
０によって、ライン１１９上の増幅器１１４へのバイア
ス電圧入力にＡＣ結合されている。増幅器１１４の信号
出力は、ライン１２２によって、例えば利得１０を持っ
た増幅器１２０の制御電極へ接続されている。増幅器１
１４及び１２０はケース１２４内にパッケージ化されて
いる。増幅器１１４の信号出力も、ライン１２６上のケ
ースへコンデンサＣ１０によってＡＣ結合されており、
且つオプションとして、ライン１３０によって電圧源１
１２のケース１２８へＡＣ結合されている。この様にし
て増幅器１１０の実効入力容量Ｃ１ｎｅｆｆを減少させ
ることによって、ＦＥＴプローブ適用に適した低ノイズ
高速増幅器方式１１０が得られる。

第９図は、増幅器方式１１０の特定の回路構成を示して
いる。ライン１１６上の入力電圧は、フロントエンドＪ
ＦＥＴＱＩのゲートへ供給される。

ソースホロワとして、ＪＦＥＴＱＩのソースにおける出
力は、バイポーラトランジスタＱ２のベースへ接続され
ている。バイポーラトランジスタＱ２のエミッタは、ラ
イン１１８上のコンデンサＣ１０によって、ＪＦＥＴＱ
ＩのドレインへＡＣ結合されており、Ｑｌはライン１３
２によりバイアス電圧を受は取る。ＪＦＥＴＱＩのソー
スに対するバイアス抵抗Ｒ１は、ライン１３３上のトラ
ンジスタＱ２のエミッタヘブートストラップされる。

ライン１２６は、コンデンサＣＩＯを、増幅器方式１１
０のケース１２４へ接続させる。ライン１３４は、ＪＦ
ＥＴＱＩのソースをケース１３６へ接続させる。バイポ
ーラトランジスタＱ２のエミッタは、同様に、バイポー
ラトランジスタＱ３のベースへ接続され、且つトランジ
スタＱ３のエミッタはライン１３８上のコンデンサＣ１
ｌによってトランジスタＱ２のコレクタへＡＣ結合され
ている。増幅器方式１１０の出力は、トランジスタＱ３
のコレクタにおいて得られる。ＦＥＴプローブとしての
使用に加えて、増幅器方式１１０は、低ノイズ高速電圧
増幅器のその他の適用に対して有用である。

増幅器方式２０及び１０において種々の修正を施すこと
が可能である。フロントエンドＪ　ＦＥＴＱｌ又はバイ
ポーラトランジスタＱ２．Ｑ３．Ｑ４に対して、ＭＥＳ
ＦＥＴ、ガリウム砒素ＦＥＴ。

ＭＯＳＦＥＴ、又はバイポーラトランジスタ等のその他
のタイプのトランジスタを置換させることが可能である
。インダクタやコンデンサ等のハイブリッド化に不向き
の回路要素を修正したり又は除去して、増幅器方式２０
の残部の一部又は全てをモジュール４０よりも大きなハ
イブリッドパッケージ内に包含させることが可能である
。同様に、モノリシックプロセスと適合がないインダク
タやコンデンサ等の回路要素を修正したり又は除去する
ことにより、増幅器方式２０の一部又は全てを、例えば
結合型バイポーラ・ＦＥＴ　（ＢｉＦＥＴ）集積回路、
又は全バイポーラ集積回路、又はガリウム砒素ＦＥＴ集
積回路等の集積回路形態で実現させることが可能である
。スキャニング適用及び使用する特定のトランスデユー
サに加えて、増幅器方式２０はその他の適用においても
、且つ例えば低容量ＦＥＴプローブ、電流プローブ、又
はＲＦ検出器等において低容量が必要とされるその他の
トランスデユーサと共に使用する場合でも同様に有用で
ある。又、測定器具用増幅器や高速バッファオペアンプ
等を製造するにも使用することが可能であり、又オペア
ンプのフロントエンドとして使用することも可能である
。

以上の如き低ノイズ高速電流又は電圧増幅器方式により
本発明の上述した如き目的を達成することが可能なもの
である。本発明の低ノイズ高速増幅器方式は、バーコー
ド又はその他の信号入力に対してのスキャナー等の多様
な光検知適用に適している６水増幅器方式は、比較的高
い周波数の変動入力に良好に応答し、且つ飽和から迅速
に回復する。従って、本増幅器方式は、スキャナー適用
において使用される従来技術のカスコード増幅器の制限
を解消することが可能なものである。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く５本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は光学電気適用に対する従来技術の増幅器の概略
図、第２図は本発明に基づく低ノイズ高速トランスイン
ピーダンス増幅器方式の概略図、第３図は第３Ａ図及び
第３Ｂ図の配置状態を示す説明図、第３Ａ図及び第３Ｂ
図は第２図の低ノイズ高速トランスインピーダンス増幅
器方式のより詳細な概略図、第４図は第３Ａ図−第３Ｂ
図の増幅器方式用の利得と周波数との関係をプロットし
たグラフ図、第５図乃至第７図は第２図、第３Ａ図及び
第３Ｂ図の低ノイズ高速トランスインピーダンス増幅器
方式の動作を理解するのに有用な各波形線図、第８図は
本発明に基づく増幅器方式の別の実施例を示した概略図
、第９図は第８図に示した増幅器方式の概略図、である
。 （符号の説明） ２０：増幅器方式 ％式％ ２５：バイアス電圧源 ４０：ハイブリッドモジュール ７０：補償回路 特許出願人　　　　ナショナル　セミコンダクタ　コー
ポレーション ＶＢＩＡＳ ＦＩＧＵＲＥｌ ＦＩＧｕＲＥ２ ＦＩＧＵＲＥ４ ηＭε ＦＩＧＵＲＥ５ ＩＭＥ ＦＩＧＵＲＥ６ ＦＩＧＵＲＥ７ ＦＩＧＵＲＥ８

Claims (1)

1. 【特許請求の範囲】 １、増幅器方式において、制御電極と入力電流流れ電極
   と出力電流流れ電極とを持ったフロントエンドトランジ
   スタが設けられており、前記フロントエンドトランジス
   タの前記出力電流流れ電極は前記増幅器方式の実効入力
   容量を減少させる為に前記増幅器方式の実効入力容量の
   少なくとも１つの寄与物へ結合される交流であり、制御
   電極と入力電流流れ電極と出力電流流れ電極とを持った
   第２段トランジスタが設けられており、前記フロントエ
   ンドトランジスタの出力電流流れ電極は前記第２段トラ
   ンジスタの制御電極へ接続されており、前記第２段トラ
   ンジスタの前記出力電流流れ電極は前記増幅器の実効入
   力容量を減少させる為に前記フロントエンドトランジス
   タの前記入力電流流れ電極へ結合される交流であること
   を特徴とする増幅器方式。 ２、増幅器方式において、制御入力と電流流れ入力と電
   流流れ出力とを持った第１増幅器が設けられており、前
   記第１増幅器の前記電流流れ出力は前記増幅器方式の実
   効入力容量を減少させる為に前記増幅器方式の実効入力
   容量の少なくとも１個の寄与物へ結合される交流であり
   、制御入力と電流流れ入力と電流流れ出力とを持った第
   ２増幅器が設けられており、前記第１増幅器の前記電流
   流れ出力は前記第２増幅器の制御入力へ接続されており
   、前記第２増幅器の電流流れ出力は前記増幅器方式の実
   効入力容量を減少させる為に前記第１増幅器の実効入力
   容量の少なくとも１個の寄与物へ結合される交流である
   ことを特徴とする増幅器方式。 ３、制御入力と信号入力と信号出力とを持った増幅器に
   おいて、前記増幅器の信号出力は前記増幅器の実効入力
   容量を減少させる為に前記増幅器の実効入力容量の少な
   くとも１個の寄与物に結合されている交流であることを
   特徴とする増幅器。