JPH01222506A - ディジタルフィルター集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、ディジタルビデオ信号等の処理に使用される
非巡回型のディジタルフィルター集積回路装置に関する
ものである。

【従来の技術】

一般に、非巡回型のディジタルフィルター集積回路装置
においては、フィルターデータ入力端子から入力される
入力のビット数がｍビットであるとしても、内部での演
算は、ｍより大きいｎビットで行われる。従って、入力
と同じビット数のｍピッ゛トで出力するためには、演算
を終了した後ビット数をｎ−’＞ｍに変換している。 第４図に、従来のディジタルフィルター集積回路装置を
示す。第４図において、５１はフィルターデータ入力端
子、５２はデータ格納用メモリ、５３ないし５７はデー
タシフト用レジスタ、５８ないし６１は加算器、６２は
出力コントローラ、６３はディジタルフィルター出力端
子、括弧で括ったｍ、ｎはビット数を表す。 フィルターデータ入力端子５１から入力されたｍビット
の入力は、データ格納用メモリ５２のアドレスを指定す
る。データ格納用メモリ５２の各メモリには、上記入力
に対応するデータ（ｎビット）が格納されている。アド
レスが指定されて次々と読み出されるｎビットのデータ
は、各加算器で加算されると共に各データシフト用レジ
スタによって右方にシフトされ、出力コントローラ６２
に入力される。出力コントローラ６２で、ｎビットの入
力をｍビットの出力に変換する。 第７図に、内部演算データと出力データとの関係を示す
、第７図（イ）は内部演算データ１個を取り出して描い
たもので、ビット数ｎ＝１６の場合を例にとっている。 第７図（ロ）は出力データであり、ビット数ｍ＝８の場
合を例にとっている。 従来の出力コントローラ６２では、１６ビツトから８ビ
ツトを切り取って出力データとするのに、小数点位置を
例えば１ビツト目と２ビツト目との間に固定し、１ビツ
ト目を丸めた上で２ビツト目から９ビツト目までの８ビ
ツト分を切り取っていた。 なお、ディジタルフィルター集積回路装置に関する文献
としては、「画像用高速ＣＭＯＳディジタルフィルター
ＬＳＩの開発Ｊ（ＮＨＫ技研月報。 昭和６２．１）がある。

【発明が解決しようとする５Ｂ】 （問題点） しかしながら、前記した従来の技術では、小数点位置が
固定されているので、出力の精度およびダイナミックレ
ンジを多様な要求に応じて自由に変えることが出来ない
という問題点があった。 （問題点の説明） （ｌン　精度について ディジタルフィルターの出力の精度は、小数点以下の桁
数が多ければ多い程高い、第７図では、小数点位置が１
６ビツトのデータのうち、１ビツト目と２ピント目との
間に固定されている例を示したが、この例では小数点以
下の桁数は２である。 従来は小数点位置が固定されているから、これより高い
精度を要求された場合（例えば、小数点以下の桁数が６
）、それに応することが出来ない。 （２）　　ダイナミックレンジについてダイナミックレ
ンジは、小数点位置より上のビットで表せる数の範囲を
言う。つまり、整数部分の大きさである。第７図の例で
は、小数点位置は１ビツトと２ビツトとの間に固定され
ているから、２ビツトから１４ビツトまでのビットで表
わせる数の範囲ということになる（最上位の１５ビツト
は、符号ビットであるから、数を表すのは１４ビツトま
で）、小数点位置が１４ビツトの方に近ければ近い程、
ダイナミックレンジは狭い。 以上のことから分かるように、出力の精度およびダイナ
ミックレンジは小数点位置によって決まるが、従来はそ
の小数点位置が固定されているので、出力の精度やダイ
ナミックレンジに関する種々の要求に対して、自在に応
することが出来なかった。 本発明は、以上のような課題を解決することを目的とす
るものである。

【課題を解決するための手段】

前記課題を解決するため、本発明では、小数点位置を可
変にすべく、次のような手段を講じた。 即ち、内部演算データの小数点位置直近上位より連続す
る一部のビット群を切り取って出力データとする出力コ
ントローラを備えたディジタルフィルター集積回路装置
において、該出力コントローラの構成を、該ビット群を
決める小数点位置設定部と、決められた幾つかの該ビッ
ト群の中から外部信号により１つのビット群を選択する
小数点位置選択部とを少なくとも備える構成とした。

【作　　用】

小数点位置設定部は、内部演算データのｎビットの範囲
内で連続するｍビットの組を、複数個設定する。 小数点位置選択部は、設定されたｍビットの複数個の組
の中から、外部信号により１つを選択する。 これにより、内部演算データに対して小数点位置を異に
する出力を得ることが出来る。

【実　施　例】 以下、本発明の実施例を図面に基づいて詳細に説明する
。 第１図に、本発明の実施例に関するディジタルフィルタ
ー集積回路装置を示す、第１図において、第４図と同じ
符号のものは、第４図と同じものである。　第４図と異
なる点は、出力コントローラ６２′の構成を、小数点位
置選択端子６４からの信号で小薮点位置を変更出来るよ
うな構成とした点である。 以下の説明においては、内部演算データのビット数ｎ、
出力データのビット数ｍ　（ｍ＜ｎ）として、ｎ＝１６
．ｍ＝８の場合を例にとって説明する。 第６図に、本発明における内部演算データと出力データ
との関係を示す、第６図（イ）は内部演算データ１個（
１６ビツト）を示し、第６図（ロ）ないしく二）は、小
数点位置を異にして内部演算データより切り取った３種
類の出力データ（８ビツト）を示す。 第６図（ロ）の出力データをＡ型出力データと名付ける
。これは、小数点位置を１６ビントの内部演算データの
５ビツトと６ビツトとの間にし、それより上位（図では
左方）の８ビツトを切り取って出力データとしたもので
ある。なお、切り籠りは、小数点位置の直後にある５ビ
ツトを丸めた上で行い、丸めは桁上げによって行う。 第６図（ハ）の出力データをＢ型出力データと名付ける
。これ（よ、小数点位置を３ビツトと４ビツトとの間に
し、それより上位の８ピントを切り取って出力データと
したものである。丸めは、３ビツトで行う。 第６図（ニ）の出力データをＣ型出力データと名付ける
。これは、小数点位置を１ビツトと２ビツトとの間にし
、それより上位の８ビツトを切り取って出力データとし
たものである。丸めは、１ビツトで行う。 第６図（ロ）、（ハ）、（ニ）のところに記しである（
１．１）、　　（１，０）、　　（０，１）は、小数点
位置選択端子６４からの２ビット信号の値を示す、これ
らは、それぞれ矢印で示すような各型の出力データを意
味する信号として使われる。 （１，１）→Ａ型比出力データ６ビツトから１３ピント
までの８ビツト） （１，０）−Ｂ型出力データ（４ビツトから１１ビツト
までの８ビツト） （０，１）−Ｃ型出力データ（２ビツトから９ビツトま
での８ビツト） 第２図は、第１図の出力コントローラ６２′の詳細を示
す図である。第２図において、第１図と同じ符号のもの
は、第１図のものと同じである。 そして、６５は小数点位置設定部、６６は小数点位置選
択部、６７は加算部、６８はオーバーフロー／負データ
処理部、６９は丸め信号送出部である。　　− 第２図の動作を説明する。演算を終えた１６ビノトのデ
ータが、小数点位置設定部６５に入力されてくる。小数
点位置設定部６５は、１６ビツトの中に取る小数点位置
の候補をいくつか設定しておくところである。小数点位
置によって、出力データとしてどの部分の連続する８ビ
ツトを切り取るかが決まるから、出力データとして切り
取る８ビツトの束の候補を幾つか設定しておくところと
言ってもよい。 小数点位置設定部６５の出力側に記しであるＡ。 Ｂ、Ｃは、前記したＡ型出力データ、Ｂ型出力データ、
Ｃ型出力データを作り出す時に使用する８ビア）の束を
示している。これらが小数点位置選択部６６に提供され
、その内の１束が選択される。 選択は、小数点位置選択端子６４からの２ビア）の信号
によってなされる。 加算部６７は、小数点位置の直後のビットを丸めるため
のものである。該ビットの値は丸め信号送出部６９から
提供される。Ａ型出力データを出す時の丸めに必要なデ
ータは、５ビツトのデータである。同様に、Ｂ、Ｃ型出
力データを出す時の丸めに必要なデータは、それぞれ３
ビツト　１ビツトのデータである。従って、丸め信号送
出部６９にはそれらのピッ小のデータを入力しておき、
小数点位置選択端子６４からの２ビット信号により対応
したもの１つを選び、加算部６７のキャリ一端子ＣＬに
入力する。 なお、丸めを行わないというのであれば、加算部６７、
丸め信号送出部６９は省略して良い。 （オーバーフロー／負データ処理について）オーバーフ
ロー／負データ処理部６８は、選択した８ビツトの範囲
ではデータがオーバーフローしてしまった時や、負デー
タになった時の処理をするためのものである。その処理
の内容を、第５図によって説明する。 第５図は、オーバーフロー／負データ処理部での処理を
説明する図である。 横軸Ｎは、内部演算データの１６個のビットの内、小数
点位置より上位のピントで表される数、つまり整数部の
数を示す、１上位のビー／　）は符号ビットとして正負
を表すために使用され、数値を表すのに使われるビット
は０〜１４までの１５個のピントである。従って、整数
部の最高の値は、Ｏピントの直後を小数点位置とした時
の値２Ｉｓ（＝３２７６８　’）である。 縦軸Ｍは、切り取った８ビツトに現れている数である。 最高は２１１　（＝２５６゜１６ビツトの途中を切り取
るから、符号ビットは含まれない）である。 内部演算データの値が正で、つまり符号ビットが０で、
整数部の数値が０から増加していくと、原点０から横軸
の正方向に向かって進むことになる。藪値が２５６（＝
２’）までは出力データ用として切り取った８ビツトの
数値も同じであるから、横軸の値が点Ｊ（−２５６）に
達したとき、縦軸の値は点Ｇ（＝２５６）に達する。従
って、両者の関係は、直線Ｌ２のようになる。 ところが、横軸の値が点Ｊより１つ増加して２５７の点
Ｋになると、桁上がりして「・・・１００００００００
・・・」となるから、出力データ用に切り取っている８
ビツトの値はｒｏｏｏｏ　００００　Ｊとなる。このこ
とを第５図のグラフで言えば、点Ｈ−点にへと一気に最
高値から最°低値へ飛ぶことである。内部演算データの
整数部の値が２５７になったというのに、出力データと
しては原点０の時と同じ出力が出てしまい、元の値と出
力値の間の誤差が大きくなってしまう、この現象が、横
軸の正方向に２５６進む毎に生ずる。 内部演算データの値が原点０から負の方向に進んで行く
時にも、同様な事態が生ずる。１６ビツトの内部演算デ
ータの整数部の値が０の時、出力データ用として切り取
った８ピントはｒｏｏｏｏ　ｏｏ。 Ｏ」である。しかし、１つ減少して−１となった時には
ｒｕｔｔ　１１１１　Ｊとなる。このことを第５図のグ
ラフで言えば、原点〇−点Ｆへと最低値から最高値へ一
気に飛ぶことである。内部演算データの整数部の値が−
１の時に、２５６の時と、同じデータが、出力データと
して出てしまうという困った事態になる。この現象が、
横軸の負方向に２５６進む毎に生ずる。 このような事態を放置しておくと、当然、黒の画像とな
るべきところが急に反転して白になってしまったり、或
いはその逆になってしまったりする。オーバーフロー／
負データ処理部６８は、そのような事態を回避するため
、内部演算データの整数部の数と出力データの数との関
係を、第５図の太い実線（Ｌ＋　、Ｌｌ　、Ｌｌ　）の
ような関係とするためのものである。 第３図に、オーバーフロー／負データ処理部６８の詳細
を示す。第３図において、７０はグルーピング部、７１
．７２はＯＲ回路、７３はマルチプレクサ、７４−１な
いし７４−８はオーバーフロー処理用のＮＯＲ回路、７
５−１ないし７５−８は負データ処理用のＮＯＲ回路で
ある。 グルーピング部７０へ入力されるビットは、出力データ
として切り取られる８ビツトの先頭ビットの次の上位ビ
ットから最上位ビット（符号ビット）までのビット（以
下「残余上位ビット」という）である。第６図の３種類
の出力データを取り出すとした場合、最も低い位置（右
方の位置）の８ビツトを切り取っているＣ型出力データ
の先頭ビットは９ビツトであるから、その次の上位ビッ
トである１０ビツトから最上位ビットである１５ビツト
までを入力する。 グルーピング部７０では、残余上位ビットを用いて、各
出力データの型に対応したビットの束と、最上位ビット
（符号ビット）とにグループ分けする。出力データの型
に対応したビットの束とは、出力データの先頭ビットの
次の上位ビットから最上位ビットの１つ手前のビットま
での束である。 第３図中、Ａ、Ｂ、Ｃでくくったビットの束は、それぞ
れＡ型出力データ、Ｂ型出力データ、Ｃ型出力データに
対応するものである。 束を構成するビット数が複数の時には、ＯＲ回路を通さ
れる。オーバーフローしているかどうかを調べるためで
ある。もし、オーバーフローしていれば、符号ビットを
除いた残余上位ビットの中のどれか１つは１になってい
る筈である。どれか１つが１になっているかどうかを調
べるには、ＯＲ回路を使えばよい、ＯＲ回路７１．７２
は、そのためのものである。 オーバーフローしているかどうかの結果が、マルチプレ
クサ７３に人力され、出力データの型に応じて（つまり
、小数点位置選択端子６４からの２ビット信号によって
）その内の１つが選択される。 マルチプレクサ７３の出力は、オーバーフロー処理用の
ＮＯＲ回路７４−１ないし７４−８の一方の入力端子に
入力される。他方の入力端子には、加算部６７からのデ
ータ（出力データ用とし切り取った８ビツトのデータ）
が入力される。 負データ処理用のＮＯＲ回路７５−１ないし７５−８の
一方の入力端子には、符号ビット（内部演算データがＯ
〜１５ビットまでの１６個のビットの時は、その最上位
ビットである１５ビツト）が入力される。他方の入力端
子にはＮ０Ｒｕ路７４−１ないし７４−８の出力が入力
される。そして、ＮＯＲ回路７５−１ないし７５−８の
出力が、最終的に出力データとして出力される。 （１１オーバーフローしている時 この時はマルチプレクサ７３の出力は１となるから、Ｎ
ＯＲ回路７４−１ないし７４−８の出力は全て０となる
。加算部６７からのデータに関係な（、Ｏとなる。 このＯの出力は、ＮＯＲ回路７５−１ないし７５−８の
一方の入力端子に入力される。他方の入力端子には１５
ビツトの値が入力されているが、オーバーフローしてい
る時は、１５ビツト（符号ビット）の値はＯである。従
って、ＮＯＲ回路７５−１ないし７５−８の２つの入力
端子には、共に０が入力されるから、出力は全て１とな
る。つまり、出力データは、ｒｌｌｌｌ　１１１１　Ｊ
とされる。 オーバーフローした時にｒｌｌｌｌ　ｔｉｌｌ　Ｊとさ
れるということは、第５図で言えば、点Ｊより横軸の正
方向に進む場合、直線り、のような関係にされるという
ことである。このようにすれば、仮に点Ｈのデータで黒
の画像である場合、それより内部演算データが増えた時
（横軸正方向に進んだ時）、急に反転して白の画像とな
ってしまうというようなことは起こらない。 （２）負データの時 データが負の時には、符号ビット（１５ビツト）が１と
なる。ＮＯＲ回路７５−１ないし７５−８の一方の入力
端子に１が入力されると、それらの出力は全てＯになる
。つまり、出力データは、ｒｏｏｏｏ　００００　Ｊと
なる。 このことを第５図で言えば、原点Ｏより横軸の負方向に
進む場合、直線Ｌ１のような関係にされるということで
ある。このようにすれば、仮に原点０のデータで白の画
像である場合、それより内部演算データが減少した時（
横軸負方向に進んだ時）、急に反転して黒の画像となっ
てしまうというようなことは起こらない。 なお、オーバーフローしたり負データになったりする恐
れがない場合には、オーバーフロー／負データ処理部６
８は省略することが出来る。

【発明の効果】

以上述べた如く、本発明のディジタルフィルター集積回
路装置によれば、ｎビットの内部演算データからその一
部を成す連続するｍビットを切り取って出力データとす
るに際し、どの部分のｍビットを切り取るかが自由に変
える（つまり、小数点位置を自由に変える）ことが出来
るようになった。 その結果、小数点位置以下のビット数を多くして精度を
高めたり、小数点位置以上のビット数を多くしてダイナ
ミックレンジを広くしたりすることが可能となり、精度
やダイナミックレンジに関しての多様な要求に応するこ
とが出来るようになった。

【図面の簡単な説明】

第１図・・・本発明の実施例にかかわるディジタルフィ
ルクー集積回路装置 第２図・・・第１図の一部（出力コントローラ）の詳細
図 第３図・・・第２図のオーバーフロー／負データ処理部
の詳細図 第４図・・・従来のディジタルフィルター集積回路装置 第５図・・・オーバーフロー／負データ処理部での処理
を説明する図 第６図・・・本発明における内部演算データと出力デー
タとの関係を示す図 第７図・・・従来技術における内部演算データと出力デ
ータとの関係を示す図 図において、０ないし１５はビット名、５１はフィルタ
ーデータ入力端子、５２はデータ格納用メモリ、５３な
いし５７はデータシフト用しジスク、５８ないし６１は
加算器、６２．６２’は出力コントローラ、６３はディ
ジタルフィルター出力端子、６４は小数点位置選択端子
、６５は小数点位置設定部、６６は小数点位置選択部、
６７は加算部、６８はオーバーフロー／負データ処理部
、６９は丸め信号送出部、７０はグルーピング部、７１
．７２はＯＲ回路、７３はマルチプレクサ、７４−１な
いし７４−８はＮＯＲ回路、７５−１’ないし７５−８
はＮＯＲ回路、括弧で括った数字およびｍ、ｎはピント
数を表す。

Claims (1)

【特許請求の範囲】
1. 内部演算データの小数点位置直近上位より連続する一部
   のビット群を切り取って出力データとする出力コントロ
   ーラを備えたディジタルフィルター集積回路装置におい
   て、該出力コントローラの構成が、該ビット群を決める
   小数点位置設定部と、決められた幾つかの該ビット群の
   中から外部信号により１つのビット群を選択する小数点
   位置選択部とを少なくとも備えたものとされていること
   を特徴とするディジタルフィルター集積回路装置。