JPH01223876A

JPH01223876A - 画像読取装置

Info

Publication number: JPH01223876A
Application number: JP63050413A
Authority: JP
Inventors: Hisashi Masaki; 正木　久司
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-03-03
Filing date: 1988-03-03
Publication date: 1989-09-06
Anticipated expiration: 2012-12-17
Also published as: JP2692835B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像読取装置、特に原稿読取時の画素密度及び
読取倍率か可変な画像読取装置に関するものである。

［従来の技術］従来、読取重度を読取装置外部から指定し、その指示さ
れた読、取画素雀度にしたかつて読取画像を外部へ送信
する画像読取装置は知られている。また、読取倍率につ
いても同様な装置か知られている。

［発明か解決しようとしている問題点］然るに、従来の
画像読取装置においては、読取倍率と読取画素密度か関
連付けられておらす、読取倍率か指定画素密度に関わり
なくある予め定められた倍率範囲てのみ指定てきるよう
に構成されていた。すなわち外部からある読取倍率が指
定された時、その倍率が前述の範囲外であると、読取は
行われなかった。

［問題点を解決するための手段コ本発明は、以上のような従来例の問題点に着目してなさ
れたもので、原稿画像を走査し画像信号として外部へ送
信するようになした画像読取装置において、読取画素密
度を設定する第１設定手段と、読取倍率を設定する第２
設定手段と、前記第１設定手段により設定された読取画
素密度に従って前記第２設定手段により設定し得る倍率
範囲を異ならしめた画像読取装置を提供するものである
。

［実施例］以下に本発明を好ましい実施例に基づ・いて説明する。

第１図に本発明を適用した画像読取装置の一実施例の外
観斜視図、第２図にその内部構成説明図を示す。尚、本
実施例の画像読取装置の画素密度は７５　、　１５０　
、３００　Ｐ　Ｐ　Ｉ　（Ｐｉｘｅｌｐｅｎｉｎｃｈ）
てあり、また、変倍率は５０〜２００％とする。

第１図に於いて、１は原稿画像読取装置（以下リークと
称する）、２はリーク本体、３は原稿を読取位置に搬送
する原稿自動送り装置である。第２図において、原稿は
、プラテンガラス２７上に読取るへき画像面を下向きに
載置され、原稿照明ユニット２４中のへロケンランプ２
４ａて照射される。原稿からの反射光はレンス２６によ
り、ライン状に配列された複数個の受光素子を有したＣ
ＣＤ　（電荷結合デバイス）２２上に結像されるよう構
成されている。

２３はＣＣＤ２２を駆動するＣＯＤトライバ、２５は原
稿からの反射光をレンズ２６に導ひく反射ミラーである
。２１はリークの動作制御を司る制御ユニットである。

原稿照明ユニット２４及びミラー２５はステッピングモ
ータにより図示矢印方向に往復動する。

第３図に第１図示の画像読取装置の電気的制御のための
フロック図を示す。この図にしたかって説明すると、２
２は画像を読み取るＣＣＤセンサ、２０３はＣＣＤ２２
を駆動するＣＣＤ駆動回路、２０１はＣＣＤ２２からの
画像アナロク信号を増幅するアンプ、２０２はアンプ２
０１からのアナロク信号を画素毎に所定ヒツトにテシタ
ル化するＡ／Ｄ変換器である。

２０９はＣＣＤ２２及びその他の回路をタイミンク動作
するためのタイミンク発生回路、２１３及び２１４はマ
イクロ・プロセッサー２０８からの信号にしたかってタ
イミンク信号発生回路２０９からのクロックを間引くた
めのレート・マルチ・プライア回路を備え、夫々主走査
方向の画素密度の変換及び画像倍率の変換のための制御
回路である。

２１２は画像信号を２値化する為の２値化回路てあり、
デイザ化マトリクスを用いた２値化や固定閾値を用いた
２値化等を行う構成と成っている。２０５は２値化回路
２１２により２値化された画像信号を８ビツトのパラレ
ル信号に直すためのシリアル−パラレル変換器機能を有
したパラキンク回路、２０６は８ビツトパラレルの２値
化された画像信号のバッファ・メモリてあり、画像情報
を受は取る外部装置のスピードに画像信号の出力を合わ
せるために用いられる。

これら画像信号は一旦Ｉ／Ｆ回路２０７を通して外部装
置２５０へ送信される。２４９は画像読取装置に対して
外部装置２５０から指示を与える為の制御信号ラインで
あり、画像読取装置から外部装置２５０への前記画像信
号を含む情報もこの信号ライン２４９を通して行われる
。すなわちこの信号ライン２４９は双方向てあり、外部
装置２５０（ホスト）からの指示にしたかってその方向
か決定される。また、２１５及び２１６はバッファ・メ
モリ２０６へのモータのリード／ライトを制御する回路
である。尚、外部装置２５０にはキーボード等からなる
画素密度及び変倍率設定部２５１が設けられる。

マイクロプロセッサ２０８には、メモリＲＯＭ２０８Ａ
、メモリＲＡＭ２０８Ｂか付属しており、リーク内部の
シーケンスを制御している。

２３０は例えばステッピング・モータであり、原稿画像
読取の際、原稿照明ユニット２４、ミラー２５の副走査
方向の位置制御を行う為のものである。２１１はステッ
ピング・モータ２３０を駆動するモータ・トライツ信号
を発生する回路てあり、ＣＰＵ２０８の内部タイマ（図
示せず）で生成される駆動クロックに従って動作する。

第４図は主走査方向の密度制御回路２１３の動作例を示
す。主走査方向密度制御回路２１３は、例えは、入力さ
れるクロックを外部指示に従った割合て間引いて出力す
るレート・マルチ・プライヤにて構成される。第４図に
於いて、（１）は３００ＰＰＩ時に於る制御回路２１３
の出力クロッつてあり、主走査方向密度制御回路２１３
へ入力されるベース・クロックかそのまま出力される。

（２）はベース・クロックを１／２分周したものて、１
５０ＰＰＩ時のクロックとなる。また、（３）は７５Ｐ
ＰＩ時の出力クロッつてある。これらの密度切り換えは
ＣＰＵ２０８からの密度指示信号によって成される。

第５図は主走査方向倍率制御回路２１４の動作例を示す
。主走査方向倍率制御回路２１４は例えば１０進カウン
タをベースとしたレートマルチ・プライアにより構成さ
れ、レート・マルチ・プライヤの入力クロックは、前記
主走査方向密度制御回路２１３によって与えられる。

第５図（１）、（２）、（３）及び（４）はいずれも、
３００ＰＰＩ時に於ける主走査方向倍率制御回路２１４
の出力クロックの状態を示している。この図に於いて、
（１）は２００％時、（２）は１５０％時、（３）はｌ
’００％時、（４）は５０％時の様子を示している。こ
れらはＣＰＵ２０８の指令に従っておこなわれる。

主走査方向倍率制御回路２１４て生成される出力クロッ
クは、パラキンク回路２０５及びライト制御回路２１５
へ与えられる。パラキンク回路２０５ては２値モートの
場合８個のクロックを数えるとパッキンクデータを出力
する様に構成される。ライト制御回路２１５では主走査
方向倍率制御回路２１４から与えられるクロックに基づ
き、バッファ・メモリ２０６に与えるアドレス情報及び
書き込み情報を生成し、これらアドレス情報及び書き込
み情報はパラキンク回路２０５と同様に、２値モートの
場合には８個のクロックを計算した時点て、有効情報が
出力されるように構成される。

リート制御回路２１６はバッファ・メモリ２０６に記憶
されている画像情報をインターフェイス回路２０７を経
由して、外部装置２５０に伝送する制御を行うものであ
る。即ち、リート制御回路２１６は予め設定された転送
速度に基づき、順次アドレス情報及び読みたし情報をバ
ッファ・メモリ２０６に出力し逐次画像データを読みた
して行く。

第６図は副走査方向への光学系（原稿照明ユニット２４
．ミラー２５）の移動を行うために、モータートライツ
信号発生回路２１１に与えられる入力クロックの様態を
示したものである。この図に於て、（１）のＨ３ＹＮＣ
信号は１ラインの周期信号を示している。（２）は５０
〜１００％読取時のクロック例であり、この例ては１ラ
イン駆動するのに４パルスを与えテイル。（２）は１０
１〜２００％読取時のクロック例てあり、（１）を１／
２に分周したものである。これらのクロックはＣＰＵ２
０８の内部タイマーに依って生成される。

第７図はバッファ・メモリ２０６に画像テークを書き込
む際に書き込み許可信号を制御してライン単位て画像信
号の間引きを行う動作例である。（２）は１／２に間引
き、（３）は１／３に間引き、（４）は１／４に間引き
を夫々行う時の書き込み許可信号の出力状態である。

副走査方向の画素密度制御及び読取倍率制御は第６図及
び第７図に示す動作の組合せに依って行われる。即ち、
副走査方向への光学系の移動速度制御及びライン単位て
の画像信号の間引きの両割台を制御して画素密度及び読
取倍率を制御する。

以上述へた各ハート・ウェアの下て、読取倍率と読取画
素密度かとの様に関連付けられるかを説明する。

第８図（Ａ）及び（Ｂ）は本実施例に関わる画像読取の
読み取り変倍可能範囲を決定する手順の一例を示す。ま
す、外部装置２φ０より画素密度の指定、読取倍率の指
定、そのほかいくつかのパラメータか指定される。これ
らのテー夕はステップＳ１にて例えばＲＡＭ　２０８　
Ｂの作業領域へ展開される。

ステップＳ２に於て、外部装置２５０から指定された画
素密度にしたがって、変倍率の範囲を計算する。このス
テップＳ２の詳細な説明を第８図（Ｂ）を用いて説明す
る。

ます、ステップＳ２１に於て、外部装置２５０から指定
された画素密度か３００ＰＰＩであるかどうかか調べら
れる。もし、３００ＰＰＩである時にはステップＳ２２を処理する。

このステップＳ２２に於て、まず最大変倍率か計算され
る。すなわち、本実施例に於ては最大画素密度は３００
ＰＰＩてあり、最大確率は２００％であるので、計算式
に示される通り、３００ＰＰＩの読取時における最大倍
率は２００％である。ステップＳ２３に於ては最小変倍
率か計算される。本実施例の場合には最小画素密度は７
５ＰＰＩてあり、最小変倍率は５０％である。従って式
に示される通り、３００ＰＰＩの読取時においては１２
．５％か最小変倍率となる。この１２．５％の変倍をな
すときには、ＣＰＵ２０８は主走査方向密度制御回路２
１３に対して７５ＰＰＩの指示を出し、主走査方向倍率
制御回路２１４に対しては５０％の指示を出す。式の意
味するところは以上のようになる。この様に３００ＰＰ
Ｉか指示されたときには、本画像読取装置は１２．５％
から２００％まての変倍率か得られることになる。

以下同様に、１５０ＰＰＩ、７５ＰＰＩ指定時の倍率範
囲かステップ３２４〜Ｓ２９にて計算される。これらの
結果はＲＡＭ２０８Ｂへ展開され、その後行われる外部
装置との送信時（ステップＳ４）に使用される。尚、指
定画素密度か３００．．１５０，７５ＰＰＩのいずれて
もない場合はステップＳ３０にてエラー信号を発生する
。

以上の手順により、外部装置２５０に対して指定画素密
度に対応した変倍指定範囲が通知された後、外部装置２
５０は、リークに対して必要とする倍率と共に読み取り
開始を指示してくる（ステップＳ３）。

リークか外部装置２５０から指示された変倍率から、実
際の内部解像度の決定、及び実際の内部変倍率ＩＳＲを
決定する手順を第９図（Ａ）〜（Ｄ）を用いて説明する
。この図に於て、ＳＭＡＸ、ＳＭＩＮは第８図（Ａ）の
ステップＳ２に於て求められた変倍範囲の最大値および
最小値である。又Ｒ３ＦはＲｅｑｕｅｓｔｅｃｌＳｃａ
ｌｉｎｇ　Ｆａｃｔｏｒの略語てあり、外部装置から送
信された変倍率指示のパラメータである。又、ＲＲはＲ
ｅｑｕｅｓｔｅｄ　Ｒｅ５ｏｌｕｔｉｏｎの略語てあり
、外部装置から送信された画素密度指示のパラメータで
ある。

ます、ステップＳ５０１．Ｓ、６０１にてＲＲの内容か
調へられ、それぞれの値にしたかって、ステップ５５０
２，５６０２゜５７０１の各処理ルーチンへ分岐する。

ＲＲに表わされる指定解像力か３００ＰＰＩの場合は、
ステップ５５０２から実施され、ステップＳ５０３に於
いて、Ｒ３Ｆにて表わされた指定変倍率か指定解像力に
応して定められた変倍可能範囲て有るかどうかか、調べ
られる。

ＳＭＡＸを越える２００％以上の場合には、ステップ５
５０４において、エラーとして外部装置２５０に対して
通知され、処理を終了する。

Ｒ３Ｆか５０％から２００％の時には、ｌ５Ｒ１即ち内
部変倍率はそのまま、Ｒ３Ｆが用いられる。Ｒ，ＳＦが
５０％以下の場合には、まずステップ５５０６て内部読
み取り解像力か７５ＰＰＩへ変更される。その後ステッ
プ５５０７に於て式に示されるＸの値か求められる。そ
してステップ８５０８に於てＸが内部変倍率ＩＳＦとし
て決定される。例えは、Ｒ３Ｆか４０％の時にはＸは１
６０％てあり、１６０％かＩＳＦとして決定される。

以下５６０２，５７０１に続＜１５０ＰＰＩ及び７５Ｐ
ＰＩ指定時の各処理は３００ＰＰＩの場合とほぼ同様で
あるため以下、簡単に説明を行なう。

即ち、ステップ５６０３，５７０２においてＲ３Ｆにて
表わされた指定変倍率Ｒ３Ｆか夫々の指定解像力に応し
て定められた変倍可能範囲であるかどうかか調へられ、
その範囲外てあればステップ５６０４，５７０３にてエ
ラーとして外部装置２５０に通知される。一方、範囲内
であれはステップ５６０５，５７０４にて指定変倍率Ｒ
３Ｆの分類を行ない、その分類に従って、ステップ５６
０６〜６１２，５７０５〜７１１にて必要に応して内部
解像度の変更とともに内部変倍率ＩＲＦを定める。

以上の様に、外部装置からの指定解像力に応じて変倍可
能範囲を求め、外部装置からの指定変倍率に応して、内
部解像力、内部変倍率を決定する。そして、この内部解
像力及び内部変倍率に応して、制御回路２１３，２１４
のクロックの間引き率を設定することにより外部装置か
らの指定解像力及び、指定変倍率による画像読取りかな
される。

尚、本実施例説明ては主走査方向の画像変倍密度変換に
ついて詳しく説明したか、副走査方向のそれも、同様に
求められた各個に基づいて第６図及び第７図を用いて説
明した光学系の移動制街並ひに画像信号のライン単位の
間引き制御を実行することによりなされる。

以上本発明を好ましい実施例構成にて説明したか、本発
明はこの構成に限定されるものてはなく、例えは、読取
密度は３００，１５０゜７５ＰＰＩ以外でもよく、また
、変倍率も実施例のもの以外ても同様である。また、画
素信号の間引きはパラキンク動作やバッファメモリへの
入力クロックを変えることにより行なう他、例えば、バ
ッファメモリからの読出し時に実行してもよい。

また、画像信号の出力光としてはホストコンピュータ等
の外部装置のみならず、プリンタやティスプレィを用い
ることも可能である。

［発明の効果］以上説明した様に本発明によると設定された読取画素密
度に従って設定可能な読取倍率を異ならしめたので、読
取機能を充分活用した画像読取りか実行可能となるもの
である。

【図面の簡単な説明】

第１図はこの発明による画像読取装置の外観図、第２図
は内部構成を示す図、第３図は、第１図の主要部の回路
構成フロック図、第４図〜第７図は第３図に於ける各信
号タイミンク・チャート、第８図（Ａ）、（Ｂ）は読み
取り変倍範囲の決定手順を示すフローチャート図、第９
図（Ａ）〜（Ｄ）は要求された変倍率から内部の読み取
り解像度、及び内部変倍率の決定手順を示すフローチャ
ート図である。２−・・画像読取装置（リークー）２１・・・制御ユニット２２・・・ＣＣＤ２４・・・原稿照明ユニット２０８・・・ＣＰＵ

Claims

【特許請求の範囲】

原稿画像を走査し画像信号として外部へ送信するように
なした画像読取装置において、読取画素密度を設定する
第１設定手段と、読取倍率を設定する第２設定手段と、
前記第１設定手段により設定された読取画素密度に従っ
て前記第２設定手段により設定し得る倍率範囲を異なら
しめたことを特徴とする画像読取装置。