JPH01225226A - 誤り訂正復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、通信用誤り訂正復号装置に関する。

（従来の技術） たたみ込み符号の復号回路は一般に動作が低速で伝送路
の速度（ビットレートと言う）に適合する速度の復号器
が得られない場合がある。

この様な場合、従来は、第５図に示すように伝送路上の
符号を符号毎に分割していくつかの系統とし、系統毎に
符号化、復号化を行なっている。

つまシ、同図に示している様に入力されたデータは、制
御回路１６のクロックによシスイッチ１４を切シ換えて
３つの符号器１），１２．１３に入力データを分割させ
て入力させる。符号器１）゜１２．１３では、夫々入力
されたデータを符号化して、スイッチ１５を制御回路１
６のクロックによ）切シ換えて、変調送信機２によシ変
調して電波で送信する。この送信されたデータは、受信
復調器３で、受信復調される。この時に制御回路９３の
クロックによシスイッチ４３を切シ換えて復号器６４，
６５．６６で分割されて送信されてきたデータを、分割
されたまま復号する。この復号されたデータは、制御回
路９３のクロックによシスイッチ８３を切シ換えて、デ
ータを夫々出力させる。

しかしこの方法によれば、送信側で夫々の符号器１），
１２．１３により特別の符号化を行なう必要があるため
、−膜性を失なう。例えば１系統の符号化器を用いる標
準的な信号を受信して低速の復号器を適用する事は不可
能である。

又、ＴＤＭ方式の伝送路のように、ある限られた期間の
信号のみを受信する事が必要である時、その信号の情報
速度は平均化すれば１個の復号器で復号可能であるのに
かかわらず、複数個の復号器が必要になってしまうとの
不都合がある。

（発明が解決しようとする課題） 以上述べてきたように、送信側の伝送速度に受信側の復
号の速度を合わせねばならない。また、符号器の個数に
対応した個数分の復号器を用意しなければならないとい
う送信側と受信側の調和が複雑になるという欠点が生じ
ていた。

本発明は、送信側に何らの制約なしに、低速の復号器を
用いて高速の伝送路からの受信信号を復号し、誤りを訂
正する誤り訂正装置を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために本発明において、誤り訂正復
号装置は、伝送路からの受信信号を書き込むためのメモ
リと、このメモリ内容を読み出して復号するための復号
器と、このメモリの書き込みタイミング信号を発生させ
るための制御回路とを備えている。そしてこの書き込み
タイミング信号は、一定期間に亘って連続していること
を特徴とするものである。

（作用） 伝送路からの例えば高速な信号を、制御回路によシ一定
期間に亘って連続して発生させている書込みタイミング
信号を用いてメモリにこの信号を書き込み、メモリに書
き込んだ信号を例えば、低速な復号器を用いてゆっくシ
と復号するものである。

従って、伝送路上の信号が低速または高速に係らず、メ
モリに制御回路から発生させた書込みタイミング信号を
用いて、この伝送路上の信号を書き込ませる。そして、
復号器でこの信号を復号させることで、どの様な速度で
送られてき良信号であっても誤りなく復調できる。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示している。受信側２０の
一例としてメモリ５１，５２．５３と復号器６１，６２
．６３さらに出力バックアメモリ７１．７２．７３の組
合せを３系統用いている。

復号器６１，６２．６３の復号速度は伝送路の速度の１
／２である。この例では、伝送路上の符号器てを連続的
に復号する方式を用いている。

第１図に示した様に、送信側１０にデータが入力される
とこのデータは、符号器１で符号化されて、変調送信機
２で変調して送信される。この送信されたデータは、伝
送路上を伝わって、受信側２０内の受信復調器３で受信
される。この受信されたデータは、スイッチ４１を制御
回路９１で切シ換えて、データを分割させてメモリ５１
，５２゜５３に夫々記憶させる。メモリ５１，５２．５
３に記憶されているデータは、制御回路９１により制御
されて夫々読み出され、復号器６１，６２゜６３で復号
される。復号化されたデータは、出力パッファメモリ７
１，７２．７３に制御回路９１によシ書き込まれる。出
力バッ７アメモリ７１゜７２．７３夫々に書き込まれた
データは、スイッチ８１を制御回路９１によシ切シ換え
てデータ出力される。第２図に第１図の動作タイミング
チャートを示す。受信復調器３から伝送路上の信号は制
御回路９１に入力された７レ一ム信号によって、ｃｈｉ
　、　ｃｈ２．＋　ｃｈ３の３チヤネルに分離される。

各チャネルの先頭では符号器（１）の状態があらかじめ
知られた状態になっている。制御回路９１はフレーム信
号に従ってスイッチ４１を切シ換え、伝送路上の信号を
、チャネル毎に、メモリ５１、メモリ５２、メモリ５３
に振シ分ける。メモリ５１はｃｈｌの期間書き込みを行
ない、Ｃａ２，３の期間読出しを行なう。復号器６１は
Ｃａ２　、３の期間にメモリ５１からｃｈｌの符号を読
出して復号を行なう。

復号速度は伝送速度の１／２である。復号器６１の出力
は出力バッファメモリ７１に、Ｃａ２．３の期間にわた
ってゆっくシと蓄えられ、次のｃｈｌの期間に急速に出
力される。スイッチ８１は出力バッファメモリ７１、出
力バッファメモリ７２、出力バッファメモリ７３の出力
期間を選択して接続し、連続し九誤り訂正後の信号出力
を得る。第１図の構成を発展させて、Ｎ＋１系統の復号
器を用いて単体復号器の速度のＮ倍の速度の符号を連続
して復号する事ができる。第１図の構成においてメモリ
５１、メモリ５２、メモリ５３と出力パッファメモリ７
１．７２．７３を同時に読み書きできるＦＩＰｏ型のメ
モリとすれば、各復号器のＩＤＬＥ期間は不要とな＃）
Ｎ系統の復号器を用いてＮ倍の速度の連続復号をする事
ができる。

次に第２の実施例を、第３図に示す。この動作タイミン
グチャートを第４図に示す。この例では、Ｕ　Ｗ　Ｆｉ
ｃｈｌの先頭にあシ、他チャネル先頭での符号の状態は
一定ではない。この信号をＣａ２の部分だけ復号する必
要がある場合、メモリ５は、Ｃａ２の信号を、前後の符
号（第４図中斜線部）を含めて書き込む。復号器６は斜
線部を含めて復号するが、先頭斜線部では符号の状態が
定まらず最尤復号することができない。Ｃａ２の先頭部
付近では符号の状態が収束して定ｔｂ最尤復号すること
ができるのでその時の出力をＦｓ　Ｆｏｇ式の出力バッ
７アメモリ７に書込む。出力バッファメモリ７は速度変
換を行ないつつ誤り訂正した信号を連続に出力する。こ
のようにして高速のＴＤＭ伝送路から特定のチャネル情
報を低速の復号器を用いて誤り訂正復号して取シ出すこ
とができる。

第３図の構成において、メモリ５、復号器６、出力バッ
ファメモリ７の組合せを複数系統用い、フレーム信号を
制御回路９２が独自に生成する事によシ、フレーム化さ
れていない高速の伝送路信号の全てを連続復号すること
ができる。このとき単独のメモリ５、復号器６、出力バ
ッファメモリ７の動作は、第４図に示すものと同一であ
る。

〔発明の効果〕

以上詳述してきたように、本発明によれば送信側符号器
に何ら制約を加える事なく、例えば高速の伝送路からの
符号であっても低速の復号器を用いて誤り訂正復号する
事ができる。従って、送信側の伝送速度に係らず、復号
できる誤り訂正装置が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は第１
図のタイミングチャートを示した図、第３図は本発明の
他の実施例を示した図、第４図は第２図のタイミングチ
ャートを示した図、第５図は従来例を示した図である。 １．１），１２．１３・・・符号器、１４．１５・・・
スイッチ、１６・・・制御回路、２・・・変調・送信機
、３・・・受信・復調器、４１．４２，４３．８１゜８
３・・・スイッチ、５，５１，５２．５３・・・メモリ
、６．６１，６２，６３，６４，６５．６６・・・復号
器、７，７１，７２．７３・・・出力バックアメモリ、
９１．９２．９３・・・制御回路。 代理人　弁理士　　則　近　憲　則 同　　松山光之 第、１図 第３図 メモリ 第４図

Claims (3)

【特許請求の範囲】
1. （１）伝送路からの受信信号を書込むためのメモリと、
   このメモリ内容を読みだして復号するための復号器と、
   前記メモリの書込みタイミング信号を発生させるための
   制御回路とを備え、前記書込みタイミング信号は、一定
   期間に亘って連続していることを特徴とする誤り訂正復
   号装置。
2. （２）復号器は、たたみ込み符号を用いて復号を行なう
   ことを特徴とする請求項１記載の誤り訂正復号装置。
3. （３）書込タイミング信号の連続する期間は、前記復号
   器が復号すべき符号の期間よりも、前記たたみ込み符号
   の拘束長の２倍以上に長い事を特徴とする請求項１記載
   の誤り訂正復号装置。