JPH01227112A - 自動焦点調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カメラ等の光学機器の自動焦点調整装置に係
り、特に撮像光学系の焦点検出時に行う位相差検出の演
算処理をアナログ信号処理にて行なうカメラの自動焦点
調整装置に使用するに好適な自動焦点調整装置に関する
。

〔従来の技術〕

従来のカメラ等の光学機器の自動焦点調整装置に用いら
れる自動焦点検出装置は、第１２図に示す構成となって
おり、撮影レンズ１の後方に位置する撮像等偏置２０更
に後方に、コンデンサレンズ３、セパレータレンズ４及
び位相差検出装置が順に配置されている。

位相差検出装置は、セパレータレンズ４によって結像さ
れる１対の被写体像を受光してこれを光電変換するＣＣ
Ｄ等のラインセンサ５．６と、該ラインセンサ５．６の
各画素における光度分布に応じて発生する電気信号に基
づき合焦状態を判別する処理回路７より構成されている
。

ラインセンサ５．６上の結像は、被写体像が撮像等偏置
２より前方に位置する前ピン状態にあっては光軸８側に
近づき、逆に後ピン状態にあっては光軸８より遠ざかり
、合焦状態では前ピンと後ピンの中間の所定の位置とな
る。従って、処理回ｖＪ！７が、夫々のラインセンサ５
，６より発生した電気信号に基づき、結像の光軸８より
の位置を検出することで合焦状態を判別している。　ラ
インセンサ５，６上の結像の位置を検出するために位相
差検出の手法が用いられている。この手法は、次式（１
）に基づく演算によりラインセンサ５．６上の１対の結
像の相関演算値を求め、相関演算値が最小となるまでこ
れらの結像の相対移動量（位相差）に基づいて合焦状態
を判別する。

ただし、ｌは１から９までの整数で、上記の相対移動量
を示す。

但し！＝１ではシフト動作が行われてない状態にあり、
！≧２以上でシフト動作が行われる。

例えば、Ｂ（ｋ）はラインセンサ５の各画素より時系列
的に出力される電気信号、Ｒ（ｋ＋ｆ−１）はラインセ
ンサ６の各画素より時系列に出力される電気信号であり
、βを１乃至９まで変化させる毎に上記式〔１）の演算
を行えば、相関演算値Ｈ（１）、Ｈ（２）、・・・Ｈ（
９）が得られる。例えば、相関演算値Ｈ（５）が最小値
となる場合に合焦状態であると予め設定しておき、これ
よりずれた位置での相関演算値が最小値となれば、その
ずれ量即ちβ＝５までの位相差をピントのずれ（ディフ
ォーカス量）として検出することができる。

従来の処理回路７の構成を第１３図に示す。ラインセン
サ５．６の各画素により発生したアナログの電気信号Ｂ
　（ｋ）、Ｒ（ｋ）を、Ａ／Ｄ変換器９によって例えば
８ビツトのデジタルデータに変換し、マイクロコンピュ
ータ１０を介して一旦ＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃ
ｃｅｓｓ　Ｍｅｍｏｒｙ　）　ｌ　ｌに記憶させ、その
後これらのデジタルデータに基づいて上記式（１）の演
算を行うようになっている。

〔発明が解決しようとする問題点〕

しかしながら、この様な従来の自動焦点調整装置にあっ
ては、撮像光学系の焦点検出時における位相検出の演算
処理に関してはマイクロコンピュータ等を用いてデジタ
ル信号処理による演算を行っているため、高速かつ高精
度の演算を行うためには高価なＡ／Ｄ変換器等を必要と
し、又、演算を行うマイクロコンピュータ等の量子化に
起因するまるめ誤差が生じて演算精度の低下を招来し、
更に、演算処理のためのコンピュータプログラム設計の
負担が大きくなるとともに多量のデジタルデータを記憶
する証憶装置を必要とする等の理由で部品点数が多（装
置の大型化を招来するなどの問題があった。

本発明はこのような事情に鑑みて成されたものであり、
簡単な構成で且つ被写体に対する撮像光学系の合焦制御
を高速且つ高精度で行うことができる自動焦点調整装置
を提供することを目的とするものである。

〔問題点を解決するための手段〕

上記目的を達成するため本発明は、被写体の一対の光学
像の相対的位置を検出して撮像光学系が合焦点状態にあ
るか否かを判別し、合焦点状態にない場合には前記相対
的位置に基づいて撮像光学系を合焦点状態に至るまでそ
の光軸方向に駆動することにより焦点合わせを行う自動
焦点調整装置において、一つの画素を形成する光電変換
素子が複数個、ライン状に配設されてなる一対のセンサ
を含み、該一対のセンサにより前記一対の光学像を光電
変換し該光電変換により発生した一方の光学１象に相当
するアナログ電気信号と他方の光学像に相当するアナロ
グ電気信号とを所定周期で画素単位毎にずらしながら非
破壊的に出力するセンサ手段と、該センサ手段より出力
される一対のアナログ電気信号を＋口開演算し、相関演
算値を出力するアナログ演算手段と、該アナログ演算手
段より時系列的に出力される相関演算値を順次、大小比
較する比較手段と、撮像光学系をその光軸方向に駆動す
る駆動手段と、前記比較手段の出力信号を取り込み、該
比較出力に基づいてアナログ演算手段から出力される相
関演算値が最小となる前記センサ手段の画素位置を求め
且つ該画素位置の合焦時における画素位置からのずれ量
を算出すると共に、該ずれ量からディフォーカス量を算
出し、該ディフォーカス量に応じて撮像光学系をその光
軸上の合焦位置まで駆動させるように駆動手段を制御す
る制御手段と、を有することを特徴とするものである。

〔作用〕

本発明による自動焦点調整装置では撮像光学系を介して
一つの画素を形成する光電変換素子がライン状に複数個
、配設されてなるセンサ手段を構成する一対のセンサに
各々、被写体の光学像が結像される。

前記センサ手段からは一対の光学像の光度分布に応じた
一対のアナログ電気信号を所定周期で画素単位毎にする
しながら非破壊的に出力される。

該センサ手段から出力される一対のアナログ電気信号は
アナログ演算手段により相関演算され、時系列的に相関
演算値が出力される。

アナログ演算手段より出力される相関演算値は比較手段
により大小比較され、その比較結果に基づいて制御手段
は、相関演算値が最小となった前記センサ手段の画素位
置の合焦時における画素位置からのずれ量を求め、該ず
れ量からディフォーカス量を演算し、１發像光学系が合
焦状態になる方向に前記ディフォーカス量だけ撮像光学
系を駆動するように駆動手段を制御する。

〔実施例〕

以下、本発明の実施例を図面を参照して詳説する。

第１図には本発明が適用される自動焦点調整装置を備え
たカメラの一実施例の構成が示されている。同図におい
て、ズームレンズ２０は被写［１を焦点面に結像さゼる
フォーカスレンズ群２ＯＡと、焦点距離を変更するバリ
エータ−レンズ群２０Ｂと、焦点距離の移動に伴って生
じる焦点ずれを補正するコンペンセーターレンズ群２０
Ｃと、マスターレンズ群２０Ｄ、２０Ｅとから構成され
ている。コンペンセーターレンズ群２０Ｃとマスターレ
ンズ群２０Ｄとの間には絞り２２が配設されている。ま
た、マスターレンズ群２０Ｄ及び２０Ｅの間にはビーム
スプリッタ２４が配設されている。

フォーカスレンズ群２ＯＡは図示しない第１０内筒に保
持され第１の外筒に内通されている。第１の外筒を回動
させることによりフォーカスレンズ群２ＯＡを光軸方向
に移動できるようになっており、その外筒の回動は直流
モータ６６によって行われる。直流モータ６６はモータ
駆動回路６８から出力される駆動信号により回転駆動さ
れるようになっている。第１の外筒の回動に伴って所定
位置に移動するフォーカスレンズ群２ＯＡの絶対位置は
第１０外筒に設けられたフォーカスレンズ位置検出部７
０から出力されるグレーコードによる位置データから判
定することができる。グレーコードによる位置データは
フォーカスレンズ位置検出部７０に形成されたパターン
電極によって作成され、フォーカスレンズ群２ＯＡの移
動位置を示す位置データが制御回路８６に出力されるよ
うになっている。

制御回路８６は、マイクロコンビコータ等で構成され、
焦点制御を含むカメラ各部の制御を行うが、本実施例で
は焦点制御以外の制御については本発明の本旨から外れ
るので説胡を省略する。

直流モータ６６の回転軸は歯車機構を介して第１の外筒
に連結されており、該第１の外筒は直流モータ６６によ
り回動されるようになっている。

その回動量はスリットが放射状に多数形成された円板６
４Ａ及びフォトインクラブタロ４Ｂから成るエンコーダ
６４によって検出される。

フォーカスレンズ群２ＯＡの移ｔｌＪｌの検出は直流モ
ータ６６の回転量をスリット付円板のスリット数を計数
する検出器によって検出し、該検出値とフォーカスレン
ズ群２ＯＡの移動量とを対応づけておくことにより行う
ように構成してもよい。

バリエータ−レンズ群２０Ｂ及びコンペンセーターレン
ズ群２０Ｃは図示しない第２の内筒に共に保持され第２
の外筒に内通されている。第２の外筒はその内側にカム
溝が形成され、カム溝には第２の内筒の外側に突設され
たピンが位置している。第２の外筒が回動されることに
よってズームレンズの倍率が変化するが被写体像は常に
撮像用のＣＣＤ４２の受光面に結像されるようになって
いる。ズームレンズの倍率は第２０外筒に設けられたズ
ームレンズ検出部７２から出力されるグレーコードによ
るズーム情報（本実施例ではズームレンズの焦点距離ｆ
ｚ）から調べることができる。

ズームレンズ検出Ｂ７２から出力されるズーム情報は制
御回路８６に人力される。

絞りを通過した光はビームスプリッタ２４で撮像光学系
とＡＦ光学系に分岐される。

ビームスプリッタ２４により分岐された光はＡＦ　（Ａ
ｕｔｏ　Ｆｏｃｕｓ）用レンズ２６、反射鏡２８、セン
サ光学系３０を介してＡＦ用のセンサ手段３２により受
光されるようになっている。センサ光学系は第１２図に
示すコンデンサンズ３、セパレータレンズ４等から構成
されている。

絞り２２は制御回路８６によって駆動制御される図示し
てないサーボモータによってその開口が調節されるよう
になっている。

ズームレンズを通った光は反射鏡３４によって上方に９
０゛反射されてビームスブリブタ３６に入射される。反
射鏡３４は撮影時には上方に蹴り上がり、これにより入
射光はローパスフィルタ３８、シマブタ４０を介して撮
像用のＣＣＤ４２の受光面に結像される。ＣＣＤ４２の
受光面には被写体像に対応した電荷が蓄積され、その電
荷パターンに応じた電気信号が記録部４４に出力される
。

ローパスフィルタ３８は干渉縞が発生しないように入射
光のうち不要成分を除去するために設けられており、シ
ャッタ４０はＣＣＤ４２の受光時間を調節するためのも
のである。記録部４４は入力信号に基づいて被写体像を
示す映像信号を作成し磁気シート等の記録媒体に記録す
るように構成されている。

ビームスプリッタ３６に入射した光はそのまま結像用レ
ンズ４４を介してファインダ光学系に導かれ、ビームス
プリッタ３６の光の一部は、受光素子４６で受光される
。

受光素子４６によって光電変換された電気信号は制御回
路８６に人力され、制御回路８６はこの入力信号に基づ
いて絞り２２の絞り値及びシャッタ４０のシャッタスピ
ードを制御する。

ファインダ光学系は反射鏡４８と、リレーレンズ５０と
、接眼レンズ５２とから構成されている。

カメラ本体の上部にはストロボ５３が設！され、ストロ
ボ５３の本体内には自動焦点調節を行う際、被写界光の
輝度が不足している場合に補助光として使用する発光素
子１２が設けられている。

制御回路８６はカメラ本体を統括、制御する回路であり
、該制御回路８６には電源スィッチ、シャツタレリーズ
ボタン等の操イ乍部８８、各種データを表示させる表示
部等（図示せず）が接続されている。

さて、センサ手段より出力される光電変換されたアナロ
グ電気信号はアナログ演算手段７４に人力され、該アナ
ログ演算手段７４により相関演算が行われる。センサ手
段３２及びアナログ演算手段７４の構成を第２図に示す
。同図においてセンサ手段３２は参照イメージセンサ３
２０、基準イメージセンサ３２１、参照読出Ｂ５２２及
び基準読出部３２３から構成されており、参照イメージ
センサ３２０及び基準イメージセンサ３２１は、第１２
図のラインセンサ５．６に相当し、画素毎に発生した信
号電荷を複数の電荷転送エレメントにより転送するｃｃ
ｐ　＜電荷蓄積デイバイス）を備えている。

また、参照読出部３２２と基卓読出部３２３は、各イメ
ージセンサ３２０．３２１で光電変換された被写体像に
関するアナログ電気信号（以下、画素信号という）を所
定タイミングで時系列的に出力するようになっている。

アナログ演算手段７４はアナログ演算部７４０、制御信
号発生部７４２及びＡＧＣ回路７４４から構成されてい
る。

アナログ演算７４０は、参照続出部３２２及び基卓続出
部３２３より出力される画素単位毎にずらしながら出力
される画素信号Ｒ（ｋ）、Ｂ　（ｋ）に基づいて位相差
検出の演算を行い、その演算結果を出力端子７４５へ出
力する。

制御信号発生Ｂ７４２は装置全体の作動タイミングを制
御するための各種制御信号を発生し、例えば、イメージ
センサ３２０，３２１内の前記ＣＣＤを転送動作させる
ための電荷転送りロック信号、読出部３２２．３２３に
おける画素信号Ｒ（ｋ）、Ｂ　（ｋ）の出力動作を該電
荷転送りロック信号に同期した所定タイミングで行わせ
る制御信号その他を発生する。

ＡＧＣ回路７４４は、イメージセンサ３２０．３２１の
各画素に発生する信号電荷を検出し、所定の電荷量とな
ったことを検出すると位相差検出の演算を開始すべきこ
とを制御信号発生部７４２へ指令する。

第３図は第２図に示すブロック図に基づ５）で構成され
た具体的な回路を示す。第２図の各ブロックに対応づけ
て回路を説胡すると、参照イメージセンサ３２０及び基
準イメージセンサ３２１はほぼ同じ構成からなり、夫々
の画素となる光電変換素子Ｄｒｌ　〜ＤｒｎＳＤｂｌ　
〜Ｄｂｎを有する受光部１００．１０１と、夫々の受光
部１００．１０１に発生する信号電荷を画素毎に蓄積す
るために設けられたＣＣＤより成る蓄積部１０２．１０
３と、蓄積部１０２．１０３より転送される信号電荷を
取込み、これるを水平方向へ電荷転送するＣＣＤで形成
されたンフトレジスタＲ１０４，１０５で構成されてい
る。

即ち、蓄積部１０２．１０３及びシフトレジスタ部１０
４．１０５は光電変換素子Ｄｒｌ　〜Ｄｒｎ。

Ｄｂｌ〜Ｄｂｎに対応した電荷転送エレメントＴｒ１〜
Ｔｒｎ、　Ｔｂｌ　〜ＴｂｎＸＣｒ１〜Ｃｒｎ５Ｃｂｌ
　〜Ｃｂｎを有し、蓄積部１０２．１０３は信号電荷を
シフトレジスタ部１０４．１０５へ並列転送し、シフト
レジスタ部１０４はそれを水平方向へ転送する。尚、後
述するが、基準イメージセンサ側のシフトレジスタＢ１
０５はンフトレジスタ′Ｂ１０４と異なり信号電荷の水
平方向への転送を行わないようになっている。

１０６．１０７は、受光部１００．１０１から蓄積部１
０２．１０３へ信号電荷を移動させるチャネル部の表面
上に形成される導電層であり、ポリンリコン層で形成さ
れ、ポテンシャル障壁部となる。

１０８．１０９は信号電荷の移動を制御するトランスフ
ァゲートである。

更に、夫々の電荷転送ニレメン）Ｃｒｌ〜Ｃｒｎ。

Ｃｂｌ〜Ｃｂｎに隣接してフローティングゲートＦｒｌ
〜Ｆｒｎ、　Ｆｂｌ〜Ｆｂｎが形成され、夫々のフロー
ティングゲートＦｒｌ　−ＦｒｎＸＦｂｌ　〜Ｆｂｎは
、ゲートに制御信号ＣＥが供給されるＭＯ３型ＦＥＴ　
　Ｍｒｌ　〜Ｍｒｎ、　Ｍｂｌ　〜Ｍｂｎを介してリセ
ット端子ＲＥＳに接続されると共に、ゲートにチャネル
切換信号ＧＨＩ−ＣＨｎが印加されることによりマルチ
プレックス動作を行うＭＯ３型ＦＥＴ　　Ｑｒｌ〜Ｑｒ
ｎ　、　Ｑｂｌ　〜Ｑｂｎを介して共通接点Ｐｒ　、　
Ｐｂ　に接続され、共通接点Ｐｒ　、　Ｐｂ　は夫々イ
ンピーダンス変換回路１１０．１１１を介して接点Ｐｒ
０１ＰｂＯに接続されている。

インピーダンス変換回路１１０．１１１は共に同一の回
路構成からなり、電源■ＤＤとアース端子間にドレイン
・ソース路を直列接続するＭＯ３型ＦＥＴ　　Ｉｒｌ、
Ｉｒ２、Ｉｂｌ、Ｉｂ２と、ＭＯ３型ＦＥＴ　　Ｔｒｉ
、Ｉｂｌのゲート・ソース間に並列接続されリフレッシ
ュ信号φＲが印加されると共通接点Ｐｒ　、Ｐｂ　を電
源ＶＤＤにクランプするＭ　ＯＳ型ＦＥＴ１ｒ３、Ｉｂ
３を有し、Ｍ　ＯＳ型ＦＥＴ　　Ｉｒ２、Ｉｂ２のゲー
トは所定電位にバイアスされている。

次に、シフトレジスタ部１０４．１０５とフローティン
グゲートＦｒｌ　〜Ｆｒｎ、　Ｆｂｌ　〜Ｆｂｎの位置
関係を第４図と共に説明する。

参照イメージセンサ３２０側の受光部１００、蓄積部１
０２、シフトレジスタ部１０４の光電変換素子及び電荷
転送エレメントは共に等しいピッチ幅Ｗで４８個ずつ形
成され、両側の４個ずつの部分から成る第１、第２ブロ
ツクＩＲ、ＩＩＲを除く４０個の部分から成る第３ブロ
ツクＩＩ［Ｒの電荷転送エレメントＣｒｌ〜Ｃｒ４０　
にフローティングゲ−トＦｒｌ〜Ｆ　ｒ４０　が併設さ
れ、更に３２個のフローティングゲートＦｒｌ〜Ｆ　ｒ
３２　から成る第４ブロツクｒＶＲと、残りの第５ブロ
ツクＶＲに分類されている。そして、フローティングゲ
ートＦｒｌ〜Ｆｒ４０　の一端は、第３図のＭＯ３型Ｆ
ＥＴ　　Ｍｒｌ、Ｍｒ２、・・・を介してリセット端子
ＲＥＳに接続され、その内のフローティングゲートＦｒ
ｌ〜Ｆ　ｒ３２が第３図のＭＯＳ型Ｆ　Ｅ　Ｔ　　Ｑｒ
ｌ　〜Ｑｒｎを介して接点Ｐｒ　に接続されている。即
ち、第３図には、第４図の第３、第４ブロツクＩＩ［Ｒ
、ｒＶＲの部分を代表して示し、他のＩＲ、ＵＲ、ＶＲ
の部分の記載は省略しであるが、これらは信号電荷を水
平方向へ転送する際などに作動する予備の領域となって
いる。

一方、基準イメージセンサ３２１例の受光部１０１、蓄
積部１０３、ンフトレジスタ部１０５の光電変換素子及
び電荷転送エレメントは共に等しいピッチ幅Ｗ（参照イ
メージセンサ３２０側とも等しい）で４０個ずつ形成さ
れ、両側の４個ずつの部分から成る第１、第２ブロツク
ＩＢ　、　ＩＩＢを除く第３ブロツクＩ［［Ｂ　の電荷
転送エレメントＣｂｌ〜Ｃｂ３２　に隣接してフローテ
ィングゲートＦｂｌ〜Ｆｂ３２　が併設されている。そ
して、フローティングゲー）Ｆｂｌ〜Ｆ　ｂ３２　の夫
々の一端は、第３図のＭ　ＯＳ型Ｆ　Ｅ　Ｔ　　Ｍｂｌ
　〜Ｍｂｎ　、　Ｑｂｌ　〜Ｑｂｎに接続されている。

即ち、第３図には第４図の第３ブロツクＩ［ＩＢ　につ
いて示されている。

又、受光部１００は光軸９０に対して距離！１だけ離し
て形成され、受光部１０１は距離１１に４ピッチ幅４Ｗ
を加算した距離β２（＝１１＋４・Ｗ）だけ離して形成
されている。

次に、この実施例による位相差検出装置は、半導体集積
回路装置としてワンチップ化されるものであり、イメー
ジセンサ１００（１０１）からフローティングゲートＦ
ｒｌ　〜Ｆｒｎ　（Ｆｂｌ　〜Ｆｂｎ　）にかけて示す
第５図の概略断面図に基づいて、その構造を説明する。

第５図において、ト■型半導体基板の表面部分に形成さ
れたＰ型拡散層（Ｐ　−ｗｅｌｌ　）の一部に複数のＮ
゛型眉形成されることで受光部１００（１０１）の光電
変換素子群が構成されている。又、半導体基板上には８
１０２層（図示せず）を介して、信号ＳＴＳを生じる障
壁部１０６（１０７）、蓄積部１０２（１０３）の各電
荷転送エレメントを構成する転送ゲート電極層、トラン
スファゲート１０８（１０９）を構成するゲート電極層
及び、シフトレジスタ部１０４　（１０５）の各電荷転
送エレメントを構成する転送ゲート電極層が併設されて
いる。更に、シフトレジスタ部１０４．１０５の隣りに
は、フローティングゲートＦｒｌ〜Ｆｒｎ。

Ｆｂｌ〜Ｆｂｎを構成するポリシリコン層及び、電源Ｖ
ＤＤにクランプされる電極層Ａｌが積層されている。こ
の電極層Ａｌは、複数形成されるフローティングゲート
Ｆｒ１−Ｆｒｎ、　Ｆｂｌ　〜Ｆｂｎの上面全体を覆う
ように形成されている。そして、各フローティングゲー
トの一端にＭＯ３型ＦＥＴ　　Ｍｒｌ〜ＭｒｎＳＭｂｌ
〜Ｍｂｎが接続されている。

また半導体基板の表面部分に形成された受光部１００°
（１０１）に隣接して８１０２層（図示せず）を介して
ラテラルオーバフローゲー）（ＬＯＧ）９０が設けられ
ており、更にラテラルオーバフローゲート９０に隣接し
て半導体基板の表面部分にラテラルオーバフロードレイ
ン（ＬＯＤ）９２が形成されている。

オーバフローゲート９０には手動により又は自動的に切
り替えられるスイッチ９４を介して電源電圧Ｖｃｃ又は
電圧ＶＢＡ　（ＶＢＡ　＜　Ｖｃｃ　）が供給されるよ
うになっている。

さて、リセット端子ＲＥＳに印加されるリセット信号φ
ＦＧを電源ＶＤＤと等しい電位にして”Ｈ”レベルの制
御信号ＣＥによりＭＯ３型ＦＥＴ　　Ｍｒ１〜Ｍｒｎ、
　Ｍｂｌ〜Ｍｂｎを介してフローティングゲ−）　Ｆｒ
ｌ　〜ＦｒｎＸＦｂｌ　〜Ｆｂｎを電源ＶＤＤにクラン
プした後、再びＭＯ３型Ｆ　Ｅ　Ｔ　　Ｍｒｌ　〜Ｍｒ
ｎＳＭｂ１〜Ｍｂｎを遮断状態にすると、第５図中の点
線で示すように半導体基板内に深いポテンシャル井戸が
形成され、シフトレジスタ部１０４　（１０５）の信号
電荷がフローティングゲート下の領域へ流入する。この
流入した信号電荷の夫々の電荷量に応じた電圧降下が夫
々のフローティングゲー）Ｆｒｌ　〜Ｆｒｎ　（Ｆｂｌ
　〜Ｆｂｎ　）に生じ、受光部１００（１０１）上の結
像パターンを電圧信号として検出することができる。

一方、リセット端子ＲＥＳをアース電位にしてからＭＯ
３型ＦＥＴ　　Ｍｒｌ　〜Ｍｒｎ、Ｍｂｌ　〜Ｍｂｎを
オンにすることによりフローティングゲートＦｒｌ〜Ｆ
ｒｎ、　Ｆｂｌ〜Ｆｂｎを“Ｌ″レベルすると、フロー
ティングゲート下の領域のポテンシャル井戸が浅くなり
、再び信号電荷をシフトレジスタ部１０４（１０５）へ
戻すことができる。このような信号電荷の移動は非破壊
的に行われるので、信号電荷の読出しを何回も繰り返す
ことができる。

一方、受光部１００　（１０１）により光電変換されて
生じた信号電荷のうちの不要電荷はラテラルオーバフロ
ーゲート９０を電源電圧Ｖｃｃ（＞ＶＢ八）１こクラン
プすること（こよりラテラルオーバフロードレイン（Ｌ
ＯＤ）領域９２に排出される。

従って受光部１００を構成する複数の光電変換素子群の
うちの特定の範囲に嘱する光電変換素子の信号電荷のみ
をフローティングゲー）Ｆｒｌ〜Ｆｒｎ（Ｆｂｌ〜Ｆｂ
ｎ）下の領域に流入させ、電圧信号として検出するには
上記特定の範囲外の光電変換素子に生じた信号電荷を上
述したようにラテラルオーバフロードレイン領域９２に
排出すれ＋ｆよい。

このようにフローティングゲートＦｒｌ〜Ｆｒｎ。

Ｆｂｌ〜Ｆｂｎを介して発生する信号をＭＯ３型ＦＥＴ
　　Ｑｒｌ　〜Ｑｒｎ、　Ｑｂｌ　〜Ｑｂｎのマルチブ
ｌｚ−／クス動作により時系列の信号Ｒ（ｋ）、Ｂ（ｋ
）に変換してアナログ演算紅７４０の端子ＰｒＱ、Ｐｂ
Ｑに出力する。

制御信号発生部７４２は、所定周期のチャネル切換信号
ＣＨＩ　〜Ｃ）Ｉｎ　、蓄積部１０２．１０３と転送り
ロック信号Ｔｆ　、　）ランスファゲート１０８．１０
９のゲート信号ＴＧ、シフトレジスタ部１０４．１０５
の転送りロック信号φｒ１〜φｒ４、φｂｌ〜φｂ４、
イネーブル信号ＥＮ、クリア信号ＣＬＲ及び制御信号Ｃ
Ｅ、φＳＲ，φＳｉｔを所定のタイミングで発生する。

次に、第２図及び第３図に示す位相差検出装置による位
相差検出の動作を第６図のタイミングチャートと共に説
明する。

時刻ｔｏ　の前において、光電変換素子Ｄｒｌ〜Ｄｒｎ
、　Ｄｂｌ〜Ｄｂｎが所定の信号電荷を発生したことを
ＡＧＣ回路７４４により検出されると、ＡＣ信号が“Ｈ
″レベルなり、時刻ｔｏ　に印加されたスタート信号Ｓ
ＴＲ（カメラのレリーズボタン等に連動して生じる）に
同期して演算処理が開始する。まず、リセット端子２８
へは一定周期Ｔａ　のリセット信号φＲが発生する。又
、時刻ｔｏ　からｔ３　までの期間、シフトレジスタ部
１０４．１０５の各電荷転送エレメント（第４図参照）
に４相駆動力式に基づく電荷転送を１ピッチ分だけ行わ
せる４相りロック信号φｒ１〜φｒ４、φｂ１〜φｂ４
が発生する。

この電荷転送エレメントによる電荷転送の間の時刻ｔ１
　において、制御信号ＣＥが”Ｈ”レベルとなってＭＯ
３型ＦＥＴ　　〜１ｒｌ　〜Ｍｒｎ、　Ｍｂｌ　〜Ｍｂ
ｎがターンオンしている時にリセット信号φＦＧが“Ｌ
ｏから“Ｈ”レベルに反転することにより、７ｏ−ティ
ングゲートＦｒｌ　〜Ｆｒ４０　、Ｆｂｌ　〜Ｆｂ３２
は電源電圧ＶＤＤの電位にクランプされ、時刻ｔ２にお
いて制御信号ＣＥが“Ｌ″レベルなってＭＯ３型ＦＥＴ
　　Ｍｒｌ、Ｍｒ２、・・・、Ｍｂｌ、Ｍｂ２、・・が
高インピーダンスとなることによりフローティングゲー
トはそのまま電位に保持される。これにより、フローテ
ィングゲート下の半導体基板内には第５図に示すような
ポテンシャル井戸が形成される。そして、時刻ｔ２　よ
り若干前の時点でゲート信号φＴＧによるトランスファ
ゲート１０８、１０９の導通が行われるので、蓄積部１
０２．１０３の信号電荷がシフトレジスタ部１０４．１
０５の対応する電荷転送エレメントへ移される。そして
電荷転送エレメントの転送動作が時刻ｔ４において完了
するまでに上記夫々のポテンシャル井戸に信号電荷は更
に移される。

次に、時刻ｔ４乃至ｔ５の期間において、チャネル切換
信号ＣＨＩ　〜ＣＨ３２が出力され、マルチプレクサ回
路を構成するＭ　ＯＳ型ＦＥＴ　　Ｑｒｌ〜Ｑｒｎ、　
Ｑｂｌ〜Ｑｂｎがターンオンされ、各画素毎の時系列信
号が接点Ｐｒｏ、Ｐｂ（ｌに出力される。接点ＰｒＱ、
ＰｂＯの信号波形は例えば第６図のＣＱｉ　に示すよう
に現れる。即ち、各フローテイングゲー）　Ｆｒｌ〜ｌ
”ｒｎＳＦｂｌ〜Ｆｂｎは画素毎の信号電荷に相当する
電圧降下が発生し、接点Ｐｒ０１ＰｂＯには電源電圧Ｖ
ＤＤを基準として該電圧降下分だけ下がった電圧波形が
現れる。

次に、第２図に示すアナログ演算部７４０の構成を第７
図に基づいて説明する。このアナログ演算部７４０はス
イッチド・キャパシタ債分器から成り、端子Ｐｒｏ　（
第３図参照）より延設された信号線が、互いに直列接続
されたスイッチング端子１４０、容量素子Ｃｓｌ及びス
イッチング素子１４１を介して差動積分器１４２の反転
入力端子に接続され、容量素子Ｃｓｌの両端がスイッチ
ング素子１４３．１４４を介してグランド端子に接続さ
れている。

一方、端子ＰｂＱ（第３図参照）より延設された信号線
°が、互いに直列接続するスイッチング素子１４５、容
量素子Ｃｓ２及びスイッチング素子１４６を介して差動
積分器１４２０反転入力端子に接続され、容量素子Ｃｓ
２の両端がスイッチング素子１４７．１４８を介してグ
ランド端子に接続されている。差動積分器１４２の反転
入力端子と出力端子１４９との間には、相互に並列接続
したスイッチング素子１５０と容量素子ＣＩ　が接続さ
れている。

更に、端子ＰｒＱ、　ＰｂＱより延設された信号線には
アナログコンパレータ１５１の反転・被反転入力端子が
接続され、その入力端子がチャネルセレクト回路１５２
０入力端子に接続され、該チャネルセレクト回路１５２
はスイッチング素子１４０．１４１．１４３．１４４．
１４５．１４６．１４７．１４８の「オン」、「オフ」
を制御するセレクト信号φ１、φ２、φＫＡ、φＫＢを
発生する。

アナログコンパレータ１５１は被演算信号のレベルがＲ
（ｋ）≧Ｂ（ｋ）の時は“Ｈ”レベル、Ｒ（ｋ）　＜Ｂ
　（ｋ）の時は“Ｌ”レベルの極性信号Ｓｇｎ（ｋ）を
出力し、この極性信号Ｓｇｎ（ｋ）ルベルに従ってセレ
クト信号φ１、φ２、φＫＡ。

φＫＢの電圧レベルが決定されるようになっている。

次に、かかる構成からなるアナログ演算部７４０の動作
を第８図のタイミングチャートに基づいて説明する。

まず、図示していないリセット手段よりのリセット信号
φＩｓＴ　によりスイッチング素子１５０が「オン」と
なって容量素子ＣＩの不要電荷を放電した後、再びスイ
ッチング素子１５０を「オフ」にして第８図に示す動作
が開始される。

センサ手段３２における参照読出部３２２、基７１！読
出部３２３からは同図（Ａ＞に示すように所定の周期で
被演算信号Ｒ（ｋ）、Ｂ　（ｋ）が出力される。時刻ｔ
１　乃至ｔ２　の期間のように被演算信号がＲ（ｋ）≧
Ｂ（ｋ）の関係にあると極性信号Ｓｇｎ（ｋ）は“Ｈ”
となり、同図（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に示すよ
うな矩形波のセレクト信号φｌ、φ２、φＫＡ、φＫＢ
が発生する。ここでセレクト信号φ１とφ２、φＫＡ、
φＫＢは相互に同時には“Ｈ”とはならないタイミング
で発生する。

一方、時刻ｔ３乃至ｔ４の期間のように被演算信号がＲ
（ｋ）　＜Ｂ　（ｋ）の関係にあると極性信号Ｓｇｎ（
ｋ）は”Ｌ”となり、時間ｔ１　乃至ｔ２とは位相が逆
のセレクト信号φに＾、φＫＢが発生する。尚、セレク
ト信号φ１、φ２は極性信号Ｓｇｎ（ｋ）のレベルにか
かわらず同じタイミングで発生する。

これらのセレクト信号φ１、φ２、φＫＡ、φＫＢによ
り期間ｔ１〜ｔ２　の前半の周期ＴＦＩではスイッチン
グ素子１４４．１４８及びスイッチング素子１４０．１
４７が「オン」となり、被演算信号Ｒ（ｋ）が容量素子
Ｃｓｌに充電され、容量素子Ｃ８２の不要電荷が放電さ
れる。次に期間ｔ１〜ｔ２の後半の周期ＴＲＩにおいて
はスイッチング素子１４３．１４１が「オン」となるの
で容量素子Ｃｓｌと容Ｊｓ子ＣＩの電荷が結合され、更
にこれと同時にスイッチング素子１４５．１４６が「オ
ン」、スイッチング素子１４７．１４８が「オフ」とな
るので、被演算信号Ｂ（ｋ）が容量素子Ｃ３２を介して
差動積分器１４２に供給される。この結果、次式（２）
に示す電荷ｑ（ｋ）が容量素子ＣＩ　に蓄積される。

ｑ（ｋ）＝ 一方、時刻ｔ３乃至ｔ４のように被演算信号がＲ（ｋ）
　＜Ｂ　（ｋ）の場合には、該期間ｔ３〜ｔ４の前半の
周期ＴＦ２においてスイッチング素子１４４．１４８及
びスイッチング素子１４３．１４５が「オン」となり、
被演算信号Ｂ（ｋ）が容量素子ＣＳ２に充電され、容量
素子Ｃｓｌの不要電荷が放電される。次に期間ｔ３〜ｔ
４の後半の周期ＴＲ２においてはスイッチング素子１４
７．１４６が「オン」となるので容量素子Ｃ３２と容量
素子Ｃ。

の電荷が結合され、更にこれと同時にスイッチング素子
１４０．１４１が「オン」、スイッチング素子１４３．
１４４が「オフ」となるので、被演算１言号Ｒ（ｋ）が
容量素子Ｃｓｌを介して差動積分器１４２に供給される
。この結果、次式（３）に示す電荷ｑ（ｋ）が容量素子
ＣＩ　に蓄積される。

ｑ（ｋ）＝ 上式（°２）、（３）から明らかなように、このアナロ
グ演算部７４０は必ずレベルの大きな被演算信号からレ
ベルの小さな被演算信号を減算した値に相当する電荷を
容量素子Ｃ＋Ｉ：蓄積するので、時系列の被演算信号Ｒ
（１）、・・・Ｒ（ｎ）、Ｂ（１）・・・Ｂ（ｎ）につ
′、）で処理を繰り返し行うと、次式（４）に示すよう
に、これらの信号の差の絶対１ｍＨが出力端子７４５に
電圧として得られる。

上式（４）の演算を完了すると、参照続出部３２２は参
照イメージセンサ３２０のシフトレジスタ！１０４に保
持されている信号電荷を雌刃のシフトレジスタ部１０５
の信号電荷に対して１ピッチ分電荷転送し、その相互に
位相のずれた信号電荷を再び時系列的に読出してアナロ
グ演算部７４０は上式（４）の演算処理を行う。そして
更にシフトレジスタ部１０４．１０５の信号電荷の位相
をずらしこれを繰り返し行う。この位相のずれは前記の
相対移動量２に相当し、この移動量ｌを順次変化させた
時の相関演算値は次式（５）として得ることができ、出
力端子７４５より電圧として検出される。

ｓｌ 即ち、上式（５）は前記式（１）に相当し、相関演算値
Ｈ（１）、Ｈ（２）、・・・Ｈ（りがアナログ信号処理
にて求められる。

次に時刻ｔｌｏ乃至ｔｌｌの期間において、先の時刻ｔ
６乃至ｔｌＯと同じ処理が所定の回数だけ繰り返され、
シフトレジスタ部１０４において順にシフトされるパタ
ーンとソフトされないシフトレジスタ部１０５のパター
ンとの相関演算値が１尋られる。

以上の処理は、！をシフト動作の回数とすれば、で示さ
れ、従来例で述べたデジタル信号処理による相関演算値
〔式（１）を参照〕に相当する。

第１０図（ａ）〜（Ｃ）は、８回のシフト動作によって
出力端子了４５よ：つ＋＋ろれる信号Ｖｏｕｔの彼形例
を示し、同図（ａ）のように１’＝４の時に最小値とな
るようなｔ目間演算値のパターンが発生した場は、合焦
状態にあると識別することができ、同図（ｂ）のように
ｆ＜４の時の相関演算値が最小の時は前ピン状態、同図
（Ｃ）のように１〉４の時に最小となる時は、後ピン状
態であり、２の値によってピントとずれ量も同時に検出
することができる。

以上説明したように、この実゛施例によれば、アナログ
信号処理により相関演算値の演算を行うので演算速度が
極めて速く、また回路をユニット化することができるの
で半導体集積回路装置として製造するのに適している。

特に半導体集積回路のうちコンデンサーの相対精度は極
めて曇れており、回路のユニット化と相俟って高精度の
演算が可能となる。

更に、シフトレジスタにはフローティングゲートを設は
信号電荷を非破壊的に繰り返し読出すことができるので
、被写体像に関わるパターンの信号を記憶するための記
憶装置が不要となり、小形の位相差検出装着を提供する
ことができる。

再び第１図にもどる。上述したようにアナログ演算手段
７４内のアナログ演算部７４０により相関演算１ａＨ１
’）が算出され、該相関演算値Ｈ１）はサンプルホール
ド回路７６を介して又は直接比較器７８に人力される。

アナログ演算手段７４からは周期的に相関演算値Ｈｉ）
ｌ’は１以上の整数）がＨ（１）、Ｈ（２）、・・・と
順次、出力されるが、比較器７８の非反転入力端子には
タイミングパルス発生器８０により制御されるサンプル
ホールド回路７６により前回、アナログ演算手段７４よ
り出力された相関演算値が保持される。ここでアナログ
演算手段７４より前回、出力された１目関演算値をＨ（
β＝１）、今回出力された相関演算値をＨｉ）とすれば
、Ｈｌ！−１）とＨｉ）との大小関係が比較器７８によ
り比較される。

制御回路８６は比較器７８の比較結果に基づいてズーム
レンズ２０の焦点副筒を行う駆動手段である直流モータ
６６を駆動制御するための制御信号をモータ駆動回路６
８に出力する。

次に制御回路８６により実行される自動焦点制御処理プ
ログラムの内容を第１１図に示す。同図においてプログ
ラムが起動されると、タイミングパルス発生器８０は制
御回路８６からの制御信号を受けてサンプルホールド回
路７６にタイミングパルスを出力し、該サンプルホール
ド回路７６はアナログ演算手段７４より出力される相関
演算値Ｈ（β）を所定の周期でサンプルホールドする（
ステップ５００）。次いでサンプルホールド回路７６に
より保持されている前回、アナログ演算手段７４より出
力された相関演算値Ｈ（ｆ−１）と、今回出力された相
関演算値Ｈｉ）との大小比較が比較器７８により行われ
る（ステップ５０１）。

ステップ５０１でＨ（β−１）＜Ｈ（β）であると判定
された場合には制御回路８６内のソフトカウンタの計数
値Ｊがインクリメントされ、ステップ５０１に戻る（ス
テップ５０２）。

ここでソフトカウンタはアナログ演算手段７４によりア
ナログ相関演算を行う際の参照イメージセンサ３２０と
基準イメージセンサ３２１との画素単位でのずれ量（相
対移動量）Ｊ（本実施例ではｊ＝１〜９）を計数するカ
ウンタである。

ステップ５０１でＨ１’−１）＞Ｈ（りであると判定さ
れた場合にはその時点におけるソフトカウンタの内容」
が取り込まれ（ステップ５０３）、ディフォーカス演算
が行われる（ステップ５０４・）。ディフォーカス演算
は次のようにして行われる。即ち、合焦時において相対
移動量が土−にで、相関演算１ａＨ（β）が最小になる
ものとする。非合焦時における相関演算値Ｈ（りが最小
となる場合の相対移動量をＪとすると、非合焦時７１、 におけるト目開演算１ｍＨ（β）が最大となる相対後、
Ｘｌ 動量と合焦時における相関演算１ａＨ（１）が最大とな
る相対移動量との差ｎは ｎ＝に−（ｊ工１）　・・・（７） （ｎは正又は負の符号をとる。） となる。次にズームレンズ２０のフォーカスレンズ群２
０Ａ（第１図）のディフォーカス量をΔｄ１相関演算値
Ｈ（β）が最大となるイメージセンサ３２０．３２１上
における画素単位当たりのディフォーカス量をΔＸとす
ると、ディフォーカス量Δｄは Δｄ＝△ｘ−ｎ　　　・・・（８） となる。

尚、上式（７）において本実施例ではに＝５である。ま
たｎの符号はフォーカスレンズ群２ＯＡを撮像光学系の
光軸方向に駆動する方向を示し、直流モータ６６の回転
駆動方向に対応している。

制御回路８６は、上式（７）、（８）によりディフォー
カス量Δｄを算出し、更に該ディフォーカス量に応じて
フォーカスレンズ群２ＯＡその光軸上、合焦位置まで移
動させるようにモータ６６を駆動するための制御信号が
モータ駆動回路６８に出力される（ステップ５０５）。

この結果、フォーカスレンズ群２０Ａ１延いてはズーム
レンズ２０が合焦状態に焦点調整がなされる。

尚、上記実施例では本発明に係る自動焦点調整装置をカ
メラについて適用した場合について説明したが、これに
限定されることなく他の光学機器、例えば測距装着等に
も適用可能であることは勿論である。

〔発明の効果〕

以上に説明したように本発明では被写体の一対　、の光
学像の相対的位置を検出して撮像光学系が合焦点状態に
あるか否かを判別し、合焦点状態にない場合には前記相
対的位置に基づいて撮像光学系を合焦点状態に至るまで
その光軸方向に駆動することにより焦点合わせを行う自
動焦点調整装置において、一つの画素を形成する光電変
換素子が複数個、ライン状に配設されてなる一対のセン
サを含み、該一対のセンサにより前記一対の光学像を光
電変換し該光電変換により発生した一方の光学像に相当
するアナログ電気信号と他方の光学像に相当するアナロ
グ電気濡場とを所定周期で画素単位毎にずらしながら非
破壊的に出力するセンサ手段と、該センサ手段により出
力される一対のアナログ電気信号を相関演算し、相関演
算値を出力するアナログ演算手段と、該アナログ演算手
段より時系列的に出力される相関演算値を順次、大小比
較する比較手段と、撮像光学系をその駆動方向に駆動す
る駆動手段と、前記比較手段の出力信号を取り込み、該
比較出力に基づいてアナログ演算手段から出力される相
関演算値が最小となる前記センサ手段の画素位置を求め
且つ該画素位置の合焦時における画素位置からのずれ童
を算出すると共に、該ずれ量からディフォーカス量を算
出し、該ディフォーカス量に応じて撮像光学系をその光
軸上の合焦位置まで駆動させるように駆動手段を制御す
る制御手段とを具備するように構成したので、本発明に
よれば被写体に対する撮像光学系の合焦制御を簡単な構
成で高速且つ高精度で行うことが可能となる。

【図面の簡単な説明】

第１図は本発明が適用される自動焦点調整装置を備えた
カメラの一実施例の構成を示すブロック図、第２図は第
１図における位相差検出装置の一実施例の構成を示すブ
ロック図、第３図は第２図の実施例の具体的な回路構成
を示す回路図、第４図は参照部及び基準部の受光部、蓄
積部、シフトレジスタ部及びフローティングゲートの配
置を示す説明図、第５図は受光部、蓄積部、シフトレジ
スタ部及びフローティングゲートの要部断面を概略的に
示す縦断面図、第６図は第３図の回路動作を説明するた
めのタイミングチャート、第７図は第３図におけるアナ
ログ演算部の具体的な回路構成を示す回路図、第８図は
アナログ演算部の動作を示すタイミングチャート、第９
図は相関演算値の演算過程を説明するための説明図、第
１０図は相関演算値より合焦状態を判別するための原理
を示す説明図、第１１図は制御回路により実行される自
動焦点制御処理プログラムの内容を示すフローチャート
、第１２図は従来の自動焦点調整装置の構成を示す概略
構成図、第１３図は第１２図における位相差検出装置の
構成を示すブロック図である。 ２０・・・ズームレンズ、　　３２・・・センサ手段、
６８・・・モータ駆動回路、　７４・・・アナログ演算
手段、　　７６・・・サンプリングホールド回路、　　
７８・・比較器、　８６・・・制御回路。

Claims (1)

1. 【特許請求の範囲】 被写体の一対の光学像の相対的位置を検出して撮像光学
   系が合焦点状態にあるか否かを判別し、合焦点状態にな
   い場合には前記相対的位置に基づいて撮像光学系を合焦
   点状態に至るまでその光軸方向に駆動することにより焦
   点合わせを行う自動焦点調整装置において、 一つの画素を形成する光電変換素子が複数個、ライン状
   に配設されてなる一対のセンサを含み、該一対のセンサ
   により前記一対の光学像を光電変換し該光電変換により
   発生した一方の光学像に相当するアナログ電気信号と他
   方の光学像に相当するアナログ電気信号とを所定周期で
   画素単位毎にずらしながら非破壊的に出力するセンサ手
   段と、該センサ手段より出力される一対のアナログ電気
   信号を相関演算し、相関演算値を出力するアナログ演算
   手段と、 該アナログ演算手段より時系列的に出力される相関演算
   値を順次、大小比較する比較手段と、撮像光学系をその
   光軸方向に駆動する駆動手段と、 前記比較手段の出力信号を取り込み、該比較出力に基づ
   いてアナログ演算手段から出力される相関演算値が最小
   となる前記センサ手段の画素位置を求め且つ該画素位置
   の合焦時における画素位置からのずれ量を算出すると共
   に、該ずれ量からディフォーカス量を算出し、該ディフ
   ォーカス量に応じて撮像光学系をその光軸上の合焦位置
   まで駆動させるように駆動手段を制御する制御手段と、
   を有することを特徴とする自動焦点調整装置。