JPH01227268A - ファイル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、記録媒体との間でデータ転送を行うファイル
装置に関する。

（従来の技術） コンピュータ等を用いたシステムに於いては。

大量のデータの記録、再生及び消去を可能にするために
各種の記録媒体が使用されている。そのようなシステム
内には、記録媒体の種類に適合した形式の記録再生手段
及びコンピュータ等によりファイル装置が形成されてお
り、コンピュータ本体と記録媒体との間でデータ℃送受
が行われるようにされている。

例えばコンパクトカセットを記録媒体とするファイル装
置においては、記録媒体中に記録されているファイルの
先頭には同期用のキャラクタが挿入されている。読み出
しの際には、ファイル装置はこの同期キャラクタを手懸
かりにファイルの先頭を検出し、ファイル内のデータを
読み出している。

（発明が解決しようとする課題） 通常の場合、１個の記録媒体には複数のファイルが記録
されていることが多い。従って、ファイ小装置による同
期キャラクタの検出が成るファイルの途中から始められ
た場合には、そのファイル中に同期キャラクタと同じデ
ータが存在していると、ファイル装置はそのデータを同
期キャラクタと判断してしまい、そのデータ以降にファ
イルが存在していると扱ってしまう。このように、従来
のファイル装置では、正常なデータ読み取り動作ができ
ないことがある。

また、同期キャラクタを用いる場合には、コンピュータ
側から供給される記録すべきパラレルデータを同期をと
りながらシリアルデータに変換するための複雑な回路を
備えた同期化手段２例えばシリアルコミュニケーション
ＬＳＩが必要である。

従って、ファイル装置の構成が複雑になり、装置が高価
になるという問題もある。

更に、ファイル装置による記録媒体へのデータ記録又は
それからのデータ読取のタイミングと。

コンピュータによるデータ送受のタイミングとを同期化
するためには５例えばＢ１−５ｙｎｃ等の特別なソフト
ウェアが必要である。

本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、同一の記録媒体に複数のファ
イルが記録されている場合であっ゛ても、ファイル検出
開始の位置に関係なくデータの記録・再生を正常に行う
ことができ、構成が簡単であり、しかも特別のソフトウ
ェアを用いることなくタイミングの完全な同期化が可能
であるファイル装置を提供することにある。

（課題を解決するための手段） 本発明のファイル装置は、記録媒体にデータを記録し、
記録したデータを再生する記録再生部と。

外部から供給される記録すべきパラレルデータをシリア
ルデータに変換して該記録再生部へ送信し。

該記録再生部によって再生されたシリアルデータを受信
しパラレルデータに変換して外部へ送出するインターフ
ェイス部と、該インターフェイス部を該記録再生部の動
作に同期して動作させるための同期信号を該記録再生部
から出力される信号に基づいて生成するタイミング生成
部とを備え、該インターフェイス部が、該同期信号に従
って該記録再生部との間で所定数のビットを含むワード
を単位としてシリアルデータの送受を行う装置であり、
そのことにより上記目的が達成される。

（実施例） 以下に本発明を実施例について説明する。

第１図に本発明の一実施例のブロック図を示す。

本実施例のファイル装置は、記録再生部１．タイミング
生成ロジック７、インターフェイス回路１０およびイン
ターフエ・ζ＼制御回路２０を有している。

インターフェイス回路１０とインターフェイス制御回路
２０とにより、インターフェイス部が構成されている。

インターフェイス回路１０およびインターフェイス制御
回路２０は、マイクロプロセッサ３１゜ＤＭＡコントロ
ーラ３２およびメモリ３３を備えたコンピュータシステ
ム３０のシステムバス（データバス３４、アドレスバス
３５およびコントロールバス３６を含む）に接続されて
いる。メモリ３３上のデータはデータバス３４を介して
インターフェイス回路１０へ転送され、インターフェイ
ス回路１０でパラレル／シリアル変換されて記録再生部
１で記録される。

記録再生部１で再生されたデータはインターフェイス回
路１０でシリアル／パラレル変換され、メモリ３３に格
納される。インターフェイス制御回路２０はインターフ
ェイス回路１０の動作タイミングを制御する。

本実施例においては、音声の録音再生装置に用いられて
いるＲ−ＤＡＴ（回転ヘッド式ディジタルオーディオテ
ープレコーダ）を、記録再生部１に利用している。Ｒ−
ＤＡＴは、２個の磁気ヘッドを備えた回転ドラムによっ
て、磁気テープ上にテープ走行方法に対して所定角度の
傾斜をもって形成されるトラックにデータを記録する。

記録フォーマットを第２図に模式的に示す。磁気テープ
４０上の各トラック４１は、再生時の制御情報、副チャ
ネル信号等が記録される２個のサブコードエリア４２と
、トラッキング制御情報が記録される２個のＡＴＦエリ
ア４３と、これらのＡＴＦエリアに挟まれ、データが記
録されるＰＣＭエリア４４とを有している。

Ｒ−ＤＡＴドライブ２は、磁気テープに対してデータの
記録および再生を行うための回転ヘッド、テ−プ駆動モ
ータ等を有するユニットである。エラー訂正回路３はＲ
−ＤＡＴドライブ２に接続されており、再生時のエラー
訂正を行う回路のほか、トラッキング回路、ヘンドアン
プ、インターリーブの制御を行う回路等を含んでいる。

サーボ回路４は。

Ｒ−ＤＡＴ　　ドライブ２のキャプスタンや回転ドラム
の駆動機構を制御する。Ａ／ＤおよびＤ／Ａインターフ
ェイス５は、シリアルデータの入出力部である。

入力シリアルデータ（ＴｘＤ）はＡ／ＤおよびＤ／Ａイ
ンターフェイス５によってＤ／Ａ変換されてＲ−ＤＡＴ
ドライブ２へ送出される。また、　　Ｒ−ＤＡＴドライ
ブ２によって再生されたデータはＡ／ＤおよびＤ／Ａイ
ンターフェイス５によってＡ／Ｄ変換されて、出力シリ
アルデータ（ＲｘＤ）として送出される。メカコントロ
ール６は、　　Ｒ−ＤＡＴドライブ２からのセンサ信号
に基づいてＲ−ＤＡＴドライブ２のメカ部を制御すると
共に、サブコードの制御を行う。

タイミング生成ロジック７は、エラー訂正回路３等から
送出される信号に基づいて後に詳述するワードパルス（
野）を生成する。

インターフェイス回路１０は、シリアル／パラレルおよ
びパラレル／シリアルのデータ変換を行うための各種レ
ジスタを有している。１６ｂｉ　ｔシフトレジスタ１１
は、記録データをパラレル／シリアル変換してＡ／Ｄお
よびＤ／Ａ　インターフェイス５へ送るための送信レジ
スタである。１６ｂｉｔパラレルレジスタ１２は、シフ
トレジスタ１１へ送る記録データを一時蓄える送信バッ
ファである。１６ｂｉｔシフトレジスタ１３は、　　Ａ
／ＤおよびＤ／Ａ　インターフェイス５から送られる再
生シリアルデータにシリアル／パラレル変換を施す受信
レジスタである。１６ｂｉ　ｔパラレルレジスタ１４は
、シフトレジスタ１３から出力されるパラレルデータを
一時蓄える受信バッファである。パラレルレジスタ１４
のデータは３ステートバツフア１５によってデータバス
３４上へ読み出される。１６ｂｉｔ−数構出回路１６は
、メモリ３３上のデータとＲ−ＤＡＴドライブ２によっ
て記録されたデータとを比較し、一致していることを確
認する回路である。

インターフェイス制御回路２０は、アドレスデコード回
路２１．　　Ｉ１０タイミング制御回路２２．およびタ
イミング制御回路２３を備えている。アドレスデコード
回路２１は、マイクロプロセッサ３１によってアドレス
バス３５に送出される１本ファイル装置を指定するデバ
イス番号を識別する回路である。Ｉ１０タイミング制御
回路２２は、記録再生部１に対して書き込み信号および
読み出し信号を送信すると共に、インターフェイス回路
１０にデータ転送のタイミングを示す信号を供給する。

タイミング制御回路２３はＤ？ＩＡのタイミングとマイ
クロプロセッサ３１の動作のタイミングとを合わせるた
めの回路である。

上記ファイル装置における記録時および再生時のデータ
転送のタイミングチャートを第３図に示す。第３図（イ
）は記録時および再生時に用いられる信号を、同図（コ
ンは記録時に特有の信号を。

同図（ハ）は再生時に特有の信号を示している。

各信号について簡単に説明する。ＢＣＫ　（ビットクロ
ック）は、記録／再生時にシリアルデータに対してビッ
ト同期をとるためのクロックである。ＢＣＫは、記録時
には、エラー訂正回路３内のタイミング発生回路に設け
られた基準クロックを分周することによって得られ、　
　Ａ／ＤおよびＤ／Ａインターフェイス５を介してタイ
ミング生成ロジック７へ出力される。再生時には、エラ
ー訂正回路３内の復調回路によって再生データから弁別
され、　Ａ／ＤおよびＤ／Ａインターフェイス５を介し
て出力される。

ＢＣＫはシフトレジスタ１１および１３にも与えられて
おり、シフトレジスタ１１．１３はＢＣＫに同期してシ
リアルデータを送信、受信する。−ＣＭ（ワードクロン
ク）はＢＧＫの３２倍の周期を有し、　１６８ＣＫごと
にＨレベルからＬレベルへ、またはＬレベルからＨレベ
ルへ切り換わる。−ＣＭはエラー訂正回路３内のインタ
ーリーブ回路から出力されており、Ｈレベルの時にシリ
アルデータ（ＴｘＤ）を出力してよい。

あるいはシリアルデータ（ＲｘＤ）を取り込んでよいこ
とを示す。ＤＩＪＣＫＩおよびＤＬＷＣＫ２は、タイミ
ング生成ロジック７内でＷ（Ｊがそれぞれ２ＡＢＣＫ分
および３１ＢｆＪ分遅延させられた信号である。訂（ス
タート信号）は、ファイル装置にアクセスする際にマイ
クロプロセンサ３１からＲＥＣ／ＰＬＡＹ信号と共に与
えられる起動゛コマンドに基づいて、Ｉ１０タイミング
制御回路２２で生成され、タイミング生成ロジック７へ
供給される。詠丁躇（フレーム同期信号）は。

再生時にはエラー訂正回路３内のＡＴＦシンク検出回路
によるＡＴＦ　（第２図参照）の検出に基づき、各トラ
ックの再生開始時にタイミング生成ロジック７へ供給さ
れる。ＥＸＳＹＮは、記録時にはエラー訂正回路３で各
トラックの記録開始時に生成され。

タイミング生成ロジック７へ供給される。ＥＮはタイミ
ング生成ロジック７の内部で他の信号から生成される信
号であり、Ｈレヘルの時にデータ転送可であることを示
す。

豆は後述するように、タイミング生成ロジック７内の論
理回路によって生成される。奸によってデータ転送のタ
イミングが決定される。雨はタイミング制御回路２３に
よるＤＭＡ要求信号であり。

ＤＡＣＫはＤＭＡコントローラ３２による叶＾承認信号
である。

Ｄｎ＋＋　ＴｘＢ、　ＴｘＲおよびＴｘＤは記録にのみ
関係する。Ｄｎ＋　はパラレルレジスタ１２へ入力され
るデータバス３４上のデータ、　　ＴｘＢはパラレルレ
ジスタ１２が保持しているデータ、　　ＴｘＲはシフト
レジスタ１１が保持しているデータ、　　ＴｘＤはシフ
トレジスタ１１が出力するシリアルデータである。

ＲｘＤ、　ＲｘＢおよびＤｎｚは再生にのみ関係する。

ＲｘＤはシフトレジスタ１３に入力されるシリアルデー
タ、　　ＲｘＢはパラレルレジスタが保持しているデー
タ、　Ｄｎｚは３ステートバツフア１５からデータバス
３４上へ読み出されたデータである。

第３図（イ）および（ロ）を用いて記録時の信号を説明
する。記録時には、■がＬになりＥＸＳＹＮがＬになっ
た後、　　ＷＣＫの立ち上がりに同期してＩＢＣＫの間
訂がＬとなり（第３図のＥｌ）、１）ラックの記録が開
始される。亜の立ち上がりでタイミング制御回路２３か
らＤＭＡコントローラ３２にＤＲＱが送られることによ
り、　　ＤＭ＾が起動される（Ｅ２）。ＤＭＡコントロ
ーラ３２は、メモリ３３からデータバス３４に最初の１
ワードすなわち１６ビントのデータａを読み出すと共に
、■画を出力する。データａはＤＡＣＫが立ち上がった
時（Ｅ３）にパラレルレジスタ１２にラッチされる。詠
τ何がＬになった後のＤＬＷＣＫＩの最初の立ち上がり
で、　ＥＮがＨになる（Ｅ４）。次に。

ＤＬＷＣＫ２がＨであり讐ＣＫがＬの間、豆がＬになる
（ＥＳ）。ＷＰの立ち上がりでシフトレジスタ１１にデ
ータａが取り込まれ、　ＢＣＫに同期してシフトされ。

１ビツトずつ出力される。上述のＷＰ　（Ｅｓ）によっ
て次のＤＭＡが起動され２次の１ワードのデータｂの転
送が開始される。データｂは９次にＷＰがＬになる時（
Ｅ、）をきっかけとしてシリアルデータに変換されてシ
フトレジスタ１１から出力される。

第３図（イ）および（ハ）を用いて再生時の信号を説明
する。再生時においても、第３図（イ）のＢＣＫからＥ
Ｎまでの信号は記録時と同様である。

Ｗ（Ｊの立ち上がりに同期してＡ／ＤおよびＤ／Ａイン
ターフェイス５から１ワードのデータｄがシリアルに出
力される（Ｅ７）。データｄがすべてシフトレジスタ１
３に取り込まれた時にちょうどＤＬＷＣＫ２　＝Ｌとな
り、　　ＷＣＫがＬになるまでのＩＢＣＫの間亜がＬに
なる（Ｅ８）。シフトレジスタ１３でパラレルデータに
変換されたデータｄは、−Ｐの立ち上がりでパラレルレ
ジスタ１４にラッチされる。同時にＤＭＡが起動され、
３ステートバツフア１５からメモリ３３ヘデータｄが転
送される。

第４図にワードパルス印を生成する論理回路を示す。こ
の論理回路は、　　ＡＮＤゲー）　ＡＮＩ〜ＡＮ５　。

ＮＡＮＤゲートＮＡＩ　　〜ＮＡ４．ＮＯＲゲートＮＯ
Ｉ　　〜Ｎ０３　。

ＮＯＴゲートＮＴＩ〜ＮＴ７，８ビツトシリアル入力パ
ラレル出力シフトレジスタＳＲＩおよびＳｉ２０並びに
ダウンカウンタＣＴＩを備えている。シフトレジスタＳ
ＲＩは、　　ＷＣＫがＮＯＴゲートＮＴ５によって反転
された信号を入力とし、　　ＢＣＫを利用して入力信号
をシフトし、　　ＷＣＫが２４ＢＣＫ分遅延された信号
ＤＬＷＣＫＩを出力する。シフトレジスタＳＲ２は、　
ＤＩＪＣＫＩを入力とし、　ＷＣＫが３１ＢＣＫ分遅延
された信号ＤＬＷＣＫ２を生成している。プリセット可
能ダウンカウンタＣＴＩは、記録時と再生時とにおける
ワードパルス（昨）の位置の切り換えを行っている。プ
リセット値は記録時には１であり、再生時には３である
。カウントダウンが行われ、出力端子Ｑ０〜Ｑ３がすべ
てＯになった時に、出力端子“′０゛がＨになる。

記録時にはＲＥＣ／ＰＬＡＹがＨになっている。訂およ
びＥＸＳＹＮがＬになると、　　ＮＯＲゲートＮＯ２が
Ｈになる。従って、　　ＡＮＤゲー１−　ＡＮ３が、　
　Ｗ（Ｊの立ち上がりからＩＢＣＫの間Ｈになり、その
間神がＬになる。

これは第３図にＥｌで示されている。次に、シフトレジ
スタＳＲＩから出力されるＤＬＷＣＫＩの立ち上がりで
ＥＮがＨになる。ＥＮは一旦Ｈになると、　ＮＡＮＤゲ
ートＮＡＩおよびＮＡＮＤゲートＮＡ３によってＨの状
態に保たれる。ＥＮがＨになることにより、　　ＡＮＤ
ゲートＡＮ２がＨになる。讐ＧＫ＝　Ｌ　、　ＤＬＷＣ
Ｋ２＝　Ｈの時にＡＮＤゲートＡＮ５がＨになり、第３
図にＥ、およびＥ６で示したワードパルス（亜）が生成
される。

再生時にはＲＥＣ／ＰＬＡＹがＬにされている。従って
。

ＷＣに＝　Ｈ、ＤＩＪＣＫ２＝　Ｌの時にＡＮＤゲート
八ＮへがＨになり、第３図にＨａで示したワードパルス
（評）が生成される。

（発明の効果） 本発明のファイル装置はこのように、同期キャラクタを
用いずに、記録再生部の動作に同期してデータ転送を行
うための同期信号を有効なデータ転送区間のみで発生す
るので、データ転送を完全に同期化して行うことができ
る。従って、同期キャラクタを用いることなくデータ転
送を行うことが可能であり、同一の記録媒体に複数のフ
ァイルが記録されていても確実にデータを読み取ること
ができる。しかも９本発明のファイル装置は、上記同期
信号のみで同期がとれるので、従来の装置で用いられて
いるような特殊な同期化手段や同期化のためのソフトウ
ェアを必要とせず、構成が簡単であり、装置が安価にな
る。本発明では、ファイル装置の記録再生部の構成は特
に限定はされないが、大容量のデータを扱うことのでき
る磁気テープを記録媒体とする記録再生系、特にＲ−Ｄ
ＡＴを記録再生部に利用するファイル装置への本発明の
適用は特に有益である。

４、′　の、単なう日 第１図は本発明の一実施例とそれが接続されるコンピュ
ータシステムとを示すブロック図、第２図はＲ−ＤＡＴ
における磁気テープ上のトラックのフォーマットを模式
的に示す図、第３図は上記実施例におけるデータの記録
時および再生時のタイミングチャート、第４図はワード
パルス（鼾）を生成する論理回路の回路図である。

１・・・記録再生部、７・・・タイミング生成ロジンク
。

１０・・・インターフェイス回路、　２０・・・インタ
ーフェイス制御回路、　３０・・・コンピュータシステ
ム。

以上

Claims (1)

【特許請求の範囲】
1. １、記録媒体にデータを記録し、記録したデータを再生
   する記録再生部と、外部から供給される記録すべきパラ
   レルデータをシリアルデータに変換して該記録再生部へ
   送信し、該記録再生部によって再生されたシリアルデー
   タを受信しパラレルデータに変換して外部へ送出するイ
   ンターフェイス部と、該インターフェイス部を該記録再
   生部の動作に同期して動作させるための同期信号を該記
   録再生部から出力される信号に基づいて生成するタイミ
   ング生成部とを備え、該インターフェイス部が、該同期
   信号に従って該記録再生部との間で所定数のビットを含
   むワードを単位としてシリアルデータの送受を行うファ
   イル装置。