JPH0122727B2 - - Google Patents

Info

Publication number
JPH0122727B2
JPH0122727B2 JP52101252A JP10125277A JPH0122727B2 JP H0122727 B2 JPH0122727 B2 JP H0122727B2 JP 52101252 A JP52101252 A JP 52101252A JP 10125277 A JP10125277 A JP 10125277A JP H0122727 B2 JPH0122727 B2 JP H0122727B2
Authority
JP
Japan
Prior art keywords
oxide film
etching
silicon
silane coupling
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52101252A
Other languages
Japanese (ja)
Other versions
JPS5434769A (en
Inventor
Takayuki Konuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10125277A priority Critical patent/JPS5434769A/en
Publication of JPS5434769A publication Critical patent/JPS5434769A/en
Publication of JPH0122727B2 publication Critical patent/JPH0122727B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明はシリコン半導体ウエハの酸化膜および
シリコンをホトエツチングする方法の改良に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improved method for photoetching oxide and silicon on silicon semiconductor wafers.

不純物原子を望みの場所に望みの濃度で導入し
て半導体素子や集積回転をつくる場合、望みの個
所の酸化膜を局部的に切り取り、これに伴い露出
したシリコンの部分をエツチングして穴を穿つこ
とが必要となる場合がある。この酸化膜を切り取
り、さらにシリコンに穴を穿つ手段としてホトエ
ツチングが行われている。
When introducing impurity atoms at a desired location at a desired concentration to create a semiconductor device or an integrated circuit, the oxide film at the desired location is locally cut out and the exposed silicon portion is etched to create a hole. This may be necessary. Photoetching is used as a means of cutting out this oxide film and drilling holes in the silicon.

従来ホトエツチングはつぎのような工程で行わ
れていた。即ちまず、ウエハ全面にホトレジスト
剤と呼ばれる感光性物質をマスクとして塗布し乾
燥する。これにガラス製のホトマスクをのせ、そ
の上から紫外線を照射する。このウエハを現像処
理すると第1図に示すような断面のウエハが得ら
れる。
Conventionally, photoetching has been performed in the following steps. That is, first, a photosensitive material called a photoresist agent is applied as a mask to the entire surface of the wafer and dried. A glass photomask is placed on top of this, and ultraviolet light is irradiated from above. When this wafer is developed, a wafer having a cross section as shown in FIG. 1 is obtained.

第1図において、シリコンウエハ1のシリコン
2の表面に酸化膜3が形成されており、その上に
塗布されたホトレジスト4は紫外線の照射されな
かつた部分だけが溶けて穴4aが穿たれている。
In FIG. 1, an oxide film 3 is formed on the surface of silicon 2 of a silicon wafer 1, and the photoresist 4 coated on top of the oxide film melts only the portions that are not irradiated with ultraviolet rays, forming holes 4a. .

つぎにこのウエハ1を、例えばフツ化アンモン
水溶液とフツ酸の混合液中に適当時間入れると、
第2図に示すように、ホトレジスト4が取り去ら
れた部分4aからエツチングされて酸化膜の穴3
aが穿たれる。さらにエツチング時間を延長する
か、他のエツチング剤を用いてシリコン2をエツ
チングする。最後にホトレジスト4を剥離すれば
ホトエツチングの目的は達成される。
Next, when this wafer 1 is placed in a mixed solution of, for example, ammonium fluoride aqueous solution and hydrofluoric acid for an appropriate time,
As shown in FIG. 2, holes 3 in the oxide film are etched from the removed portion 4a of the photoresist 4.
A is pierced. The silicon 2 is etched by further extending the etching time or by using another etching agent. Finally, by peeling off the photoresist 4, the purpose of photoetching is achieved.

しかし、上記方法で酸化膜3をエツチングした
後、続いてシリコン層2をエツチングすると当然
エツチングは深さ方向だけでなく横方向へも広が
る。ここで酸化膜のエツチング速度は、膜の生成
条件、エツチング剤によつて変るが、一般にシリ
コンはその酸化膜よりもエツチング速度が速いか
ら酸化膜を残して横方向へ拡がり、第3図に示す
ようにシリコンの穴2aの上に庇状の酸化膜3b
が残る。
However, when the silicon layer 2 is etched after the oxide film 3 is etched by the above method, the etching naturally spreads not only in the depth direction but also in the lateral direction. The etching rate of the oxide film varies depending on the film formation conditions and the etching agent, but in general, the etching rate of silicon is faster than that of the oxide film, so the oxide film is left behind and spreads laterally, as shown in Figure 3. As shown, an eave-shaped oxide film 3b is formed over the silicon hole 2a.
remains.

このような従来の方法では、ウエハに望みどお
りのパターンが得がたく、超音波洗浄やその後の
加工時などで酸化膜の庇部分が不規則に破損して
ウエハの特性を劣化させる欠点がある。また欠け
た酸化膜は散乱してその後の工程に悪影響を与え
る欠点がある。
Conventional methods like this have the disadvantage that it is difficult to obtain the desired pattern on the wafer, and that the eaves of the oxide film are irregularly damaged during ultrasonic cleaning or subsequent processing, degrading the wafer's characteristics. . In addition, the chipped oxide film is scattered and has a negative effect on subsequent steps.

本発明の目的は、上記欠点を解消するため、酸
化膜とシリコン層のエツチング部において酸化膜
がシリコン層と酸化膜の接する部分から穴の外方
に向つて次第に広くエツチングされる(テーパの
付いた断面形状)方法を提供するとともに、シリ
コン層をエツチングする場合に酸化膜が庇状に残
らないようなエツチング方法を提供することにあ
る。
An object of the present invention is to eliminate the above-mentioned drawbacks by etching the oxide film in an etched area where the oxide film and the silicon layer gradually widen from the contact area of the silicon layer and the oxide film toward the outside of the hole (with a tapered surface). The object of the present invention is to provide a method for etching a silicon layer (cross-sectional shape), and also to provide an etching method that does not leave an oxide film in the shape of an eaves when etching a silicon layer.

この目的は、本発明によれば、酸化膜の上に、
その分子中に酸化シリコン膜などの無機質と化学
結合する反応基を1つ以上および各種フオトレジ
ストなどの有機質と化学結合する反応基を1つ以
上をもつ有機けい素単体であるシランカツプリン
グ剤の層を設け、その上にホトレジスト剤の層を
設け、ホトレジストに紫外線を照射し、次いで現
像処理を行つた後、シランカツプリング層および
酸化膜を同時にエツチングし、続いてシリコン層
をエツチングすることにより達成することができ
る。
This purpose, according to the invention, is to
A silane coupling agent, which is a simple organosilicon, has in its molecule one or more reactive groups that chemically bond with inorganic materials such as silicon oxide films, and one or more reactive groups that chemically bond with organic materials such as various photoresists. a layer of photoresist agent thereon, irradiating the photoresist with ultraviolet rays, followed by a development process, and etching the silane coupling layer and the oxide film simultaneously, followed by etching the silicon layer. can be achieved.

つぎに本発明を第4図ないし第9図に示す一実
施例により説明する。まず、シリコン2を酸化膜
3で覆つたシリコンウエハ1の全面にシランカツ
プリング剤5を塗布しベーキングを行う。このベ
ーキング処理は後に示すようにエツチングの結果
に大きく影響し、これを制御することができる。
シランカツプリング剤としては、例えばアミノシ
ラン系のカツプリング剤である、商品名「東レシ
リコーンSH6020」を使用することができる。こ
のカツプリング剤を、スピンナーを用いて
2500rpmにて2〜3μmの厚みに塗付し、大気中に
て約200℃程度でベーキングを行う。このウエハ
1のシランカツプリング層5の上に従来と同じよ
うにホトレジスト4を塗布し、プレベーキングを
行つたものが第4図に示すウエハである。つぎに
第4図に示すウエハにエツチングしたいパターン
のホトマスクを当てて上から紫外線を照射した後
所定の現像処理とポストベークを行う。こうして
第5図に示すようなウエハが得られる。以後エツ
チング工程に入る。
Next, the present invention will be explained with reference to an embodiment shown in FIGS. 4 to 9. First, a silane coupling agent 5 is applied to the entire surface of a silicon wafer 1 in which silicon 2 is covered with an oxide film 3, and baking is performed. This baking process greatly influences the etching result, as will be shown later, and can be controlled.
As the silane coupling agent, it is possible to use, for example, the aminosilane-based coupling agent "Toray Silicone SH6020" (trade name). Apply this coupling agent using a spinner.
It is applied to a thickness of 2 to 3 μm at 2500 rpm and baked at about 200°C in the air. The wafer shown in FIG. 4 is obtained by coating the silane coupling layer 5 of the wafer 1 with a photoresist 4 and prebaking it in the same manner as in the prior art. Next, a photomask having a pattern to be etched is applied to the wafer shown in FIG. 4, and ultraviolet rays are irradiated from above, followed by predetermined development processing and post-baking. In this way, a wafer as shown in FIG. 5 is obtained. After that, the etching process begins.

まず、例えばフツ酸1c.c.と、フツ化アンモン4
gを水6c.c.に溶解した水溶液との混合液を用い
て、酸化膜3およびシランカツプリング層5のエ
ツチングを行う。この場合シランカツプリング層
5は熱生成酸化シリコン膜などと比較して非常に
速いエツチング速度を有する。したがつて、まず
シランカツプリング層5がエツチングされて酸化
膜3の上面が現われ、次第に酸化膜3の上面と側
面がエツチングされる。しかもシランカツプリン
グ層5のエツチング速度は早いからこのエツチン
グが横方向に拡がるにつれ次第に酸化膜3がエツ
チングされて第6図に断面に示すようにテーパ状
にエツチングされる。これで酸化膜のエツチング
は一応終了する。
First, for example, 1 c.c. of fluoric acid and 4 ammonium fluoride.
Etching of the oxide film 3 and the silane coupling layer 5 is performed using a mixture of an aqueous solution prepared by dissolving 1.g in 6 c.c. of water. In this case, the silane coupling layer 5 has a much faster etching rate than a thermally generated silicon oxide film or the like. Therefore, first, the silane coupling layer 5 is etched to expose the top surface of the oxide film 3, and then the top surface and side surfaces of the oxide film 3 are etched. Moreover, since the etching speed of the silane coupling layer 5 is fast, as the etching spreads laterally, the oxide film 3 is gradually etched into a tapered shape as shown in the cross section of FIG. This completes the etching of the oxide film.

つぎに、例えばフツ酸1c.c.、硝酸3c.c.、錯酸2
c.c.の混合液によりシリコン層2をエツチングす
る。この場合シリコン層のエツチングが進むにつ
れて横方向にも拡がるが、既に酸化膜3はテーパ
状となりその先端は非常に薄くなつているから第
7図の点線に示すように比較的早くエツチングさ
れて酸化膜1の庇部分は残らない。かくして、フ
オトレジスト層4およびシランカツプリング層5
を除去すれば所要のパターンをもつた第8図に示
すようなウエハが得られる。
Next, for example, 1 c.c. of hydrofluoric acid, 3 c.c. of nitric acid, 2 c.c. of complex acid,
The silicon layer 2 is etched using a mixed solution of cc. In this case, as the etching of the silicon layer progresses, it also spreads laterally, but since the oxide film 3 has already become tapered and its tip is very thin, it is etched and oxidized relatively quickly, as shown by the dotted line in FIG. The eaves portion of the membrane 1 does not remain. Thus, the photoresist layer 4 and the silane coupling layer 5
By removing the wafer, a wafer with the desired pattern as shown in FIG. 8 can be obtained.

ここでシランカツプリング剤をシリコンウエハ
に塗布した後のベーキング時間とエツチング量と
の関係を第9図Aに示す。第9図Aにおいて、横
軸は200℃で行つたベーキング時間(分)縦軸は
0.7ミクロンの酸化膜を20℃で15分間エツチング
した時のテーパ量(M)を示す。このテーパ量と
は、第9図Bに示すように、フオトレジストの穴
の内線とシランカツプリング層のエツチング先行
部との間の距離6に対応するものである。
FIG. 9A shows the relationship between the baking time and the etching amount after applying the silane coupling agent to the silicon wafer. In Figure 9A, the horizontal axis is baking time (minutes) conducted at 200℃, and the vertical axis is
The taper amount (M) is shown when a 0.7 micron oxide film is etched at 20°C for 15 minutes. This taper amount corresponds to the distance 6 between the inner line of the hole in the photoresist and the etched pre-etched portion of the silane coupling layer, as shown in FIG. 9B.

以上説明したように、本発明によれば、シリコ
ンウエハをホトエツチングする場合、酸化膜とホ
トレジスト層との間にシランカツプリング層を設
けることにより、酸化膜をテーパ状にエツチング
することが可能である。また、このために酸化膜
の下部のシリコン層をエツチングした場合、酸化
膜が庇状に残ることがなく精度の高いエツチング
ができる。さらに酸化膜の庇状部分が工程中に不
規則に破損してウエハの特性を劣化させ、あるい
は破片が散乱して悪影響を与えることがなく、品
質のよい集積回路や半導体素子を得る効果があ
る。
As explained above, according to the present invention, when photoetching a silicon wafer, by providing a silane coupling layer between the oxide film and the photoresist layer, the oxide film can be etched in a tapered shape. . Furthermore, for this reason, when the silicon layer below the oxide film is etched, the oxide film does not remain in the shape of an eaves, allowing highly accurate etching. Furthermore, the eaves-like portions of the oxide film are not broken irregularly during the process, deteriorating the wafer's characteristics, or scattering fragments, causing no negative effects, making it possible to obtain high-quality integrated circuits and semiconductor devices. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第3図は従来のホトエツチング工
程を示す断面図、第4図ないし第8図は本発明に
よるホトエツチング工程を示す断面図、第9図A
はシランカツプリング剤のベーキング時間とテー
パ量との関係を示す線図、第9図Bは第9図aで
用いたテーパ量なる語を説明するための断面図で
ある。 2……シリコン層、3……酸化膜、4……ホト
エツチング層、5……シランカツプリング層。
1 to 3 are sectional views showing a conventional photoetching process, FIGS. 4 to 8 are sectional views showing a photoetching process according to the present invention, and FIG. 9A
9 is a diagram showing the relationship between the baking time of the silane coupling agent and the taper amount, and FIG. 9B is a cross-sectional view for explaining the term taper amount used in FIG. 9a. 2... Silicon layer, 3... Oxide film, 4... Photo etching layer, 5... Silane coupling layer.

Claims (1)

【特許請求の範囲】[Claims] 1 シリコン半導体を、シリコン酸化膜をマスク
としてエツチングする方法において、シリコン半
導体ウエハの酸化膜の上にシランカツプリング剤
の層を設け、その上にホトレジスト剤の層を設
け、ホトレジストに紫外線を照射し、次いで現像
処理を行つた後、シランカツプリング層および酸
化膜を同時にウエツトエツチングしてテーパ状の
シリコン酸化膜マスクを形成し、続いてシリコン
をウエツトエツチングするにあたり、前記シリコ
ン酸化膜マスクを庇状に残存させることなく行う
ことを特徴するシリコン半導体ウエハのエツチン
グ方法。
1. In a method of etching a silicon semiconductor using a silicon oxide film as a mask, a layer of silane coupling agent is provided on the oxide film of the silicon semiconductor wafer, a layer of photoresist is provided on top of the silane coupling agent, and the photoresist is irradiated with ultraviolet rays. Then, after a development process, the silane coupling layer and the oxide film are simultaneously wet-etched to form a tapered silicon oxide film mask. A method for etching a silicon semiconductor wafer, which is characterized in that it is performed without leaving an eaves-like shape.
JP10125277A 1977-08-24 1977-08-24 Photoetching method for silicon semiconductor wafer Granted JPS5434769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10125277A JPS5434769A (en) 1977-08-24 1977-08-24 Photoetching method for silicon semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10125277A JPS5434769A (en) 1977-08-24 1977-08-24 Photoetching method for silicon semiconductor wafer

Publications (2)

Publication Number Publication Date
JPS5434769A JPS5434769A (en) 1979-03-14
JPH0122727B2 true JPH0122727B2 (en) 1989-04-27

Family

ID=14295714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10125277A Granted JPS5434769A (en) 1977-08-24 1977-08-24 Photoetching method for silicon semiconductor wafer

Country Status (1)

Country Link
JP (1) JPS5434769A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116025U (en) * 1977-02-24 1978-09-14
JPS5649526A (en) * 1979-09-29 1981-05-06 Toshiba Corp Manufacture of semiconductor device
US7316844B2 (en) * 2004-01-16 2008-01-08 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates

Also Published As

Publication number Publication date
JPS5434769A (en) 1979-03-14

Similar Documents

Publication Publication Date Title
US5545512A (en) Method of forming a pattern of silylated planarizing photoresist
JPS56114319A (en) Method for forming contact hole
JPH0122727B2 (en)
JPH0729846A (en) Method for forming electrode of semiconductor device
JPS5910059B2 (en) Manufacturing method for semiconductor devices
JPH0458167B2 (en)
JP6268137B2 (en) Manufacturing method of concave lens
JP2000260765A (en) Pattern formation method of organic insulating film
JP2912002B2 (en) Method for manufacturing semiconductor device
JPS6327848B2 (en)
JP2019158966A (en) Method for manufacturing semiconductor device
JPS59177930A (en) Pattern formation of semiconductor device
JPS606089B2 (en) Manufacturing method of semiconductor device
JPH03188447A (en) Formation of resist pattern
JPS6258141B2 (en)
JPS6343891B2 (en)
JP5890150B2 (en) Manufacturing method of concave lens
JP2666420B2 (en) Method for manufacturing semiconductor device
JPS5956733A (en) Manufacture of semiconductor device
JPS5811095B2 (en) How to use hand-made products.
JPS63220548A (en) Manufacture of semiconductor device
JPH05832A (en) Method for etching vitreous material
JPS5443466A (en) Electrode formation method for semiconductor device
JPS62172721A (en) Formation of contact hole
JPS6262045B2 (en)