JPH01227521A - 電圧駆動素子の駆動回路 - Google Patents
電圧駆動素子の駆動回路Info
- Publication number
- JPH01227521A JPH01227521A JP63053370A JP5337088A JPH01227521A JP H01227521 A JPH01227521 A JP H01227521A JP 63053370 A JP63053370 A JP 63053370A JP 5337088 A JP5337088 A JP 5337088A JP H01227521 A JPH01227521 A JP H01227521A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- circuit
- drive
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電圧駆動素子の駆動回路に関し、詳しくは保護
回路を設けた電圧駆動素子の駆動回路に関する。
回路を設けた電圧駆動素子の駆動回路に関する。
（従来技術及び発明が解決しようとする課題）従来の電
圧駆動素子の駆動回路（以下単に駆動回路という、）は
オン・オフ期間の全期間に対応して正負の駆動信号を印
加するのが一般的である。
圧駆動素子の駆動回路（以下単に駆動回路という、）は
オン・オフ期間の全期間に対応して正負の駆動信号を印
加するのが一般的である。
しかし、起動時等に電圧駆動素子例えば電解効果トラン
ジスタ（以下ＦＥＴという）のゲート・ソース間電圧が
零で、駆動回路のスイッチ素子がすべてオフ状態でゲー
ト・ソース間が開放のとき、ｄｖ／ｄｔの大きい電圧を
印加すると、ＦＥＴの分布容量を介してゲート・ソース
間電圧が上昇し、誤動作する問題があり、この誤動作を
防止するためにはゲート・ソース間に数１０オームの低
抵抗を挿入したり、リレー回路を挿入してインピーダン
スを下げることが考えられる。
ジスタ（以下ＦＥＴという）のゲート・ソース間電圧が
零で、駆動回路のスイッチ素子がすべてオフ状態でゲー
ト・ソース間が開放のとき、ｄｖ／ｄｔの大きい電圧を
印加すると、ＦＥＴの分布容量を介してゲート・ソース
間電圧が上昇し、誤動作する問題があり、この誤動作を
防止するためにはゲート・ソース間に数１０オームの低
抵抗を挿入したり、リレー回路を挿入してインピーダン
スを下げることが考えられる。
例えば、第４図（ａ）に示す駆動回路では第４図（ｂ）
で示す駆動信号が印加される。これらの図においてＪ
ＦＥＴＱのゲートＧとソースＳ間に抵抗Ｒを介して信号
ｖ、ｓが印加され、ＦＥＴＱは信号ｖ６゜が正の期間に
オンし、信号ＶＣＳが負の期間オフする。この駆動回路
において抵抗Ｒは数ｌＯΩの抵抗値であるため、オン・
オフの全期間にわたって信号Ｖ。を印加する必要があり
、駆動パワーが増大し、電圧駆動素子の特徴が生かされ
ず、パルストランス（図示せず）で絶縁した駆動回路に
おいてはパルストランスが大形となる欠点がある。
で示す駆動信号が印加される。これらの図においてＪ
ＦＥＴＱのゲートＧとソースＳ間に抵抗Ｒを介して信号
ｖ、ｓが印加され、ＦＥＴＱは信号ｖ６゜が正の期間に
オンし、信号ＶＣＳが負の期間オフする。この駆動回路
において抵抗Ｒは数ｌＯΩの抵抗値であるため、オン・
オフの全期間にわたって信号Ｖ。を印加する必要があり
、駆動パワーが増大し、電圧駆動素子の特徴が生かされ
ず、パルストランス（図示せず）で絶縁した駆動回路に
おいてはパルストランスが大形となる欠点がある。
また、第５図に示す駆動回路では、起動時の誤動作防止
を図るために、シーケンス回路ＳＣを設け、入力電圧、
制御電圧等を監視し、各電圧が確立した時点で、接点Ｒ
Ｙ、をオフし、第１信号としてオフ信号を入力してから
オン信号を印加する。
を図るために、シーケンス回路ＳＣを設け、入力電圧、
制御電圧等を監視し、各電圧が確立した時点で、接点Ｒ
Ｙ、をオフし、第１信号としてオフ信号を入力してから
オン信号を印加する。
しかし、このような駆動回路ではシーケンス回路ＳＣを
必要とし、またリレー回路は機械的であり、信鎖性の問
題と半導体部品に較べ高価であるなど種々の問題点があ
る。
必要とし、またリレー回路は機械的であり、信鎖性の問
題と半導体部品に較べ高価であるなど種々の問題点があ
る。
本発明は上記問題点に鑑み、電圧駆動素子の特徴を生か
し小パワーで、かつ起動時等の誤動作防止を図った保護
回路を具備した駆動回路を提供することを目的とする。
し小パワーで、かつ起動時等の誤動作防止を図った保護
回路を具備した駆動回路を提供することを目的とする。
（課題を解決するための手段）
本発明は上記目的を達成するために、電圧駆動素子のゲ
ートとソース間にトランジスタとダイオードとの直列回
路を接続し、前記トランジスタのベースとエミッタ間に
ダイオードを接続し、前記トランジスタのベースとソー
ス間にコンデンサと抵抗との並列回路を接続し、前記コ
ンデンサと抵抗との並列回路の両端にオン駆動信号を、
前記トランジスタとダイオードとの直列回路の両端にオ
フ駆動信号を印加することを特徴とする電圧駆動素子の
駆動回路を要旨とする。
ートとソース間にトランジスタとダイオードとの直列回
路を接続し、前記トランジスタのベースとエミッタ間に
ダイオードを接続し、前記トランジスタのベースとソー
ス間にコンデンサと抵抗との並列回路を接続し、前記コ
ンデンサと抵抗との並列回路の両端にオン駆動信号を、
前記トランジスタとダイオードとの直列回路の両端にオ
フ駆動信号を印加することを特徴とする電圧駆動素子の
駆動回路を要旨とする。
（作用）
本発明の駆動回路は全てのスイッチ素子がオフのとき、
ドレイン・ソース間にｄ ｖ ／ ｄ ｔの大きい電圧
が印加され、分布容量を介してゲート・ソース間に電圧
が発生しようとするとゲート・ソース間に挿入したトラ
ンジスタがオンして電圧上昇をクランプして誤動作を防
止するための保護回路を有する駆動回路である。
ドレイン・ソース間にｄ ｖ ／ ｄ ｔの大きい電圧
が印加され、分布容量を介してゲート・ソース間に電圧
が発生しようとするとゲート・ソース間に挿入したトラ
ンジスタがオンして電圧上昇をクランプして誤動作を防
止するための保護回路を有する駆動回路である。
（実施例）
以下、図面に沿って本発明の実施例について説明する。
なお、実施例は一つの例示であって、本発明の精神を逸
脱しない範囲で種々の変更あるいは改良を行いうろこと
は言うまでもない。
脱しない範囲で種々の変更あるいは改良を行いうろこと
は言うまでもない。
第１図は本発明の一実施例を示す回路図である。
図において、Ｑは電圧駆動素子、例えばＦＥＴ、ｌは駆
動回路電源、２は信号ＯＮにより駆動される駆動用スイ
ッチ素子、３は絶縁用のパルストランス、４は前記信号
ＯＮと同期してオンするスイッチ素子、例えばトランジ
スタ、５は保護回路、６は信号ＯＦＦにより駆動される
駆動用スイッチ素子、７は絶縁用のパルストランス、８
は前記信号ＯＦＦと同期してオンするスイッチ素子、例
えばトランジスタである。
動回路電源、２は信号ＯＮにより駆動される駆動用スイ
ッチ素子、３は絶縁用のパルストランス、４は前記信号
ＯＮと同期してオンするスイッチ素子、例えばトランジ
スタ、５は保護回路、６は信号ＯＦＦにより駆動される
駆動用スイッチ素子、７は絶縁用のパルストランス、８
は前記信号ＯＦＦと同期してオンするスイッチ素子、例
えばトランジスタである。
以下に第２図の各部波形図を参照して回路動作について
説明する。第２図の（Ａ）は信号ＯＮ、（Ｂ）は信号Ｏ
ＦＦ、（Ｃ）の実線はコンデンサＣＯ３破線はゲートＧ
とソースＳ間の電圧波形である。
説明する。第２図の（Ａ）は信号ＯＮ、（Ｂ）は信号Ｏ
ＦＦ、（Ｃ）の実線はコンデンサＣＯ３破線はゲートＧ
とソースＳ間の電圧波形である。
いま、起動特等駆動回路の全てのスイッチ素子がオフの
とき、ドレイン・ソース間にｄｖ／ｄｔの大きい電圧が
ＦＥＴＱに印加され、分布容量を介してゲートＧとソー
スＳ間に電圧が発生しようとするとダーリントン接続さ
れたトランジスタＱＯとＱｌとがオンし電圧上昇をクラ
ンプして誤動作を防止する。定常動作時は信号ＯＮによ
りスイッチ素子２がオンするとトランジスタ４も同期し
てオンしコンデンサＣＯの充電とダイオードＤＯを介し
てＦＥＴＱのゲートＧとソースＳ間の容量Ｃ、を充電ア
ップしてＦＥＴＱを導通させ、スイッチ素子２がオフ後
はトランジスタ４も同期してオフし、コンデンサＣＯと
抵抗ＲＯの時定数で減少するが動作周波数に較べて充分
大きく設定すれば、導通を保持する。このときトランジ
スタＱＯ。
とき、ドレイン・ソース間にｄｖ／ｄｔの大きい電圧が
ＦＥＴＱに印加され、分布容量を介してゲートＧとソー
スＳ間に電圧が発生しようとするとダーリントン接続さ
れたトランジスタＱＯとＱｌとがオンし電圧上昇をクラ
ンプして誤動作を防止する。定常動作時は信号ＯＮによ
りスイッチ素子２がオンするとトランジスタ４も同期し
てオンしコンデンサＣＯの充電とダイオードＤＯを介し
てＦＥＴＱのゲートＧとソースＳ間の容量Ｃ、を充電ア
ップしてＦＥＴＱを導通させ、スイッチ素子２がオフ後
はトランジスタ４も同期してオフし、コンデンサＣＯと
抵抗ＲＯの時定数で減少するが動作周波数に較べて充分
大きく設定すれば、導通を保持する。このときトランジ
スタＱＯ。
Ｑｌのベース・エミッタ電圧は逆バイアス状態、又は順
方向オン電圧以下でオフ状態を保持し、ゲートＧとソー
スＳ間のインピーダンスはコンデンサＣＯと抵抗ＲＯが
接続されたのと等価である。
方向オン電圧以下でオフ状態を保持し、ゲートＧとソー
スＳ間のインピーダンスはコンデンサＣＯと抵抗ＲＯが
接続されたのと等価である。
次に信号ＯＦＦによりスイッチ６がオンするとトランジ
スタ８も同期してオンし、ダイオードＤＯを介してコン
デンサＣＯを逆充電し、またゲートＧとソースＳ間の容
量Ｃ１１を逆充電してＦ ＥＴＱを非導通にする。 ′ スイッチ６がオフ後はトランジスタ８も同期してオフし
、コンデンサＣＯ３破線Ｃ□と抵抗Ｒ０の時定数で減少
する。このときダイオードＤ１は逆バイアスされオフを
維持しゲートＧとソースＳ間のインピーダンスはコンデ
ンサＣＯ９抵抗ＲＯが接続されたのと等価である。この
ように、動作状態に於いてはトランジスタＱＯ，Ｑ１．
ダイオードＤＩの直列回路は常にオフ状態でゲートＧと
ソースＳ間のインピーダンスの低下を招かず駆動パワー
を増大させる必要がない。
スタ８も同期してオンし、ダイオードＤＯを介してコン
デンサＣＯを逆充電し、またゲートＧとソースＳ間の容
量Ｃ１１を逆充電してＦ ＥＴＱを非導通にする。 ′ スイッチ６がオフ後はトランジスタ８も同期してオフし
、コンデンサＣＯ３破線Ｃ□と抵抗Ｒ０の時定数で減少
する。このときダイオードＤ１は逆バイアスされオフを
維持しゲートＧとソースＳ間のインピーダンスはコンデ
ンサＣＯ９抵抗ＲＯが接続されたのと等価である。この
ように、動作状態に於いてはトランジスタＱＯ，Ｑ１．
ダイオードＤＩの直列回路は常にオフ状態でゲートＧと
ソースＳ間のインピーダンスの低下を招かず駆動パワー
を増大させる必要がない。
なお、第１図の実施例はＮチャンネルの電圧駆動素子に
ついて説明したが、第３図に示すようにＰチャンネルの
電圧駆動素子について、トランジスタの選択とダイオー
ドの組合せを変更することにより実施できることは明ら
かである。また、第３図において、第１図と同一機能を
有する素子は同一符号を付したので説明は省略する。
ついて説明したが、第３図に示すようにＰチャンネルの
電圧駆動素子について、トランジスタの選択とダイオー
ドの組合せを変更することにより実施できることは明ら
かである。また、第３図において、第１図と同一機能を
有する素子は同一符号を付したので説明は省略する。
なお、トランジスタＱＯ及びＱｌをダーリントン接続し
たのは設計上の問題で必要に応じて１個のトランジスタ
とすることも可能である。
たのは設計上の問題で必要に応じて１個のトランジスタ
とすることも可能である。
（発明の効果）
以上説明したように、本発明によれば電圧駆動素子のゲ
ートとソース間にトランジスタとダイオードとの直列回
路を接続し、前記トランジスタのベースとエミッタ間に
ダイオードを接続し、前記トランジスタのベースとソー
ス間にコンデンサと抵抗との並列回路を接続し、前記コ
ンデンサと抵抗との並列回路の両端にオン駆動信号を、
前記トランジスタとダイオードとの直列回路の両端にオ
フ駆動信号を印加することにより、小パワーによる電圧
駆動素子の駆動を損なうことなく、起動時等の誤動作の
防止を図ることができる。
ートとソース間にトランジスタとダイオードとの直列回
路を接続し、前記トランジスタのベースとエミッタ間に
ダイオードを接続し、前記トランジスタのベースとソー
ス間にコンデンサと抵抗との並列回路を接続し、前記コ
ンデンサと抵抗との並列回路の両端にオン駆動信号を、
前記トランジスタとダイオードとの直列回路の両端にオ
フ駆動信号を印加することにより、小パワーによる電圧
駆動素子の駆動を損なうことなく、起動時等の誤動作の
防止を図ることができる。
第１図は本発明の一実施例の回路図、第２図は第１図の
各部波形図、第３図は本発明の他の実施例、第４図（ａ
）及びら）は従来の駆動回路の一例、第 ５図は従来の
駆動回路の他の例である。 Ｑ・・・電圧駆動素子、１・・・駆動回路電源、２．６
・・・駆動用スイッチ素子、３．７・・・パルストラン
ス、４，８・・・スイッチ素子、５・・・保護回路。 し ２ Ｌ
各部波形図、第３図は本発明の他の実施例、第４図（ａ
）及びら）は従来の駆動回路の一例、第 ５図は従来の
駆動回路の他の例である。 Ｑ・・・電圧駆動素子、１・・・駆動回路電源、２．６
・・・駆動用スイッチ素子、３．７・・・パルストラン
ス、４，８・・・スイッチ素子、５・・・保護回路。 し ２ Ｌ
Claims (1)
- 電圧駆動素子のゲートとソース間にトランジスタとダイ
オードとの直列回路を接続し、前記トランジスタのベー
スとエミッタ間にダイオードを接続し、前記トランジス
タのベースとソース間にコンデンサと抵抗との並列回路
を接続し、前記コンデンサと抵抗との並列回路の両端に
オン駆動信号を、前記トランジスタとダイオードとの直
列回路の両端にオフ駆動信号を印加することを特徴とす
る電圧駆動素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053370A JPH0779230B2 (ja) | 1988-03-07 | 1988-03-07 | 電圧駆動素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053370A JPH0779230B2 (ja) | 1988-03-07 | 1988-03-07 | 電圧駆動素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01227521A true JPH01227521A (ja) | 1989-09-11 |
| JPH0779230B2 JPH0779230B2 (ja) | 1995-08-23 |
Family
ID=12940930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63053370A Expired - Lifetime JPH0779230B2 (ja) | 1988-03-07 | 1988-03-07 | 電圧駆動素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779230B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024492A (ja) * | 1999-07-08 | 2001-01-26 | Toyota Autom Loom Works Ltd | Ｍｏｓトランジスタのドライブ回路 |
| JP2014150654A (ja) * | 2013-01-31 | 2014-08-21 | Kikusui Electr0Nics Corp | ゲート駆動回路 |
| GB2511846A (en) * | 2013-03-15 | 2014-09-17 | Eisergy Ltd | A gate drive circuit for a semiconductor switch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168524A (en) * | 1981-01-02 | 1982-10-16 | Sperry Rand Corp | High speed switching field effect transistor drive circuit |
-
1988
- 1988-03-07 JP JP63053370A patent/JPH0779230B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168524A (en) * | 1981-01-02 | 1982-10-16 | Sperry Rand Corp | High speed switching field effect transistor drive circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024492A (ja) * | 1999-07-08 | 2001-01-26 | Toyota Autom Loom Works Ltd | Ｍｏｓトランジスタのドライブ回路 |
| JP2014150654A (ja) * | 2013-01-31 | 2014-08-21 | Kikusui Electr0Nics Corp | ゲート駆動回路 |
| GB2511846A (en) * | 2013-03-15 | 2014-09-17 | Eisergy Ltd | A gate drive circuit for a semiconductor switch |
| GB2511846B (en) * | 2013-03-15 | 2017-07-26 | Eisergy Ltd | A gate drive circuit for a semiconductor switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779230B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748351A (en) | Power MOSFET gate driver circuit | |
| US5506539A (en) | IGFET power semiconductor circuit with GAE control and fault detection circuits | |
| US4970420A (en) | Power field effect transistor drive circuit | |
| JPH04337919A (ja) | パワー素子の過電流保護装置 | |
| KR950015989A (ko) | 캐패시터와 트랜지스터를 사용하는 지연 회로 | |
| GB1385691A (en) | Dc static switch circuit | |
| KR970005567B1 (ko) | 단락 보호 회로 | |
| US20230291399A1 (en) | Miller clamping device for parallel switching transistors and driver comprising same | |
| US4914540A (en) | Overvoltage-protective device | |
| JPH02504694A (ja) | 高速でターンオフするダーリントン増幅器 | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| US4117351A (en) | Transistor switching circuit | |
| JP3528854B2 (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| KR920003660A (ko) | 구동기 회로 | |
| US4800294A (en) | Pin driver circuit | |
| US3135874A (en) | Control circuits for electronic switches | |
| US5027020A (en) | Zero voltage switching AC relay circuit | |
| US4323789A (en) | Sequencer for power supply voltages | |
| EP0468209B1 (en) | Single-drive level shifter, with low dynamic impedance | |
| US4302791A (en) | Power supply sequencing apparatus | |
| US5440440A (en) | High current solid state AC relay with low EMI emission | |
| US4588902A (en) | Analog switching circuit with Zener diode input clamp | |
| JPH0779230B2 (ja) | 電圧駆動素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 13 |