JPH01230258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01230258A
JPH01230258A JP63055819A JP5581988A JPH01230258A JP H01230258 A JPH01230258 A JP H01230258A JP 63055819 A JP63055819 A JP 63055819A JP 5581988 A JP5581988 A JP 5581988A JP H01230258 A JPH01230258 A JP H01230258A
Authority
JP
Japan
Prior art keywords
glass
lead wires
thermistor
semiconductor device
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63055819A
Other languages
English (en)
Inventor
Yasunobu Yoneda
康信 米田
Yukio Baba
馬場 幸夫
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63055819A priority Critical patent/JPH01230258A/ja
Publication of JPH01230258A publication Critical patent/JPH01230258A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に半導体素
子がガラス封入された、たとえばラジアルタイプのリー
ド線付半導体装置の製造方法に関する。
〔従来技術〕
この種の製造方法の一例が、たとえば特公昭52−75
35公報において開示されている。この従来技術は、サ
ーミスタ素子をガラス容器に封入する際の加熱によって
、サーミスタ素子の電極材料である導電性塗料の焼付を
行うようにし、ガラス封入とリード線およびサーミスタ
素子の接続固定とを同時に行う方法である。
〔発明が解決しようとする問題点〕
従来の製造方法では、ガラス封入するときに導電性塗料
の焼付も同時に行うので、導電性塗料からのガスが発生
し、そのガスがガラス内に気泡ないしボイドして残るこ
とがあった。このように、ガラス内にボイドが残ると、
ガラス内部に空気や湿気が侵入してサーミスタの耐湿性
が著しく低下し、特に、高温域における安定性が経時的
に低下してしまうという問題があった。
それゆえに、この発明の主たる目的は、耐湿性が向上し
、安定性に優れたリード線付半導体装置が得られる、半
導体装置の製造方法を提供することである。
〔問題点を解決するための手段〕
この発明は、金属ろう材でコーティングされたリード線
を半導体素子の電極にろう付けし、次いで半導体素子と
リード線の一部とをガラス容器に封入するようにした、
半導体装置の製造方法である。
〔作用〕
半導体素子の電極には、金属ろう材がコーティングされ
たリード線(たとえばジュメット線)が予めろう付けさ
れる。その後、リード線の一部が半導体素子とともに封
入されるように、半導体素子をガラスで封入する。たと
えば、リード線をろう付けした半導体素子がガラス管に
入れられ、そのガラス管の両端開口をたとえばカーボン
ヒータによって溶融することによって半導体素子をガラ
ス封入して、ラジアルタイプのリード線付半導体装置が
得られる。
〔発明の効果〕
この発明によれば、リード線を半導体素子の電極にろう
付けした後に、半導体素子をガラス封入するので、ガラ
ス封入時に従来の方法のようにガスが発生しないので、
ガラス内部にボイドのような欠陥が残ることがない。し
たがって、ボイドによる耐湿性、耐酸性の劣化ないし低
下を防止することができ、特に高温域においても非常に
安定性のよい半導体装置が得られる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
〔実施例] 第1図〜第3図はこの発明の一実施例を示す図解図であ
る。なお、以下においては、この発明がサーミスタの製
造に適用されたものとして説明されるが、この発明は、
他の任意の半導体素子を用いる半導体装置の製造方法に
も等しく適用できることを予め指摘しておく。
第1図を参照して、両面に電極14が付与されたサーミ
スタ素子12を、たとえば以下の方法によって準備する
。
Mn、Ni、CoおよびAf等の酸化物を所定の割合で
配合し、ボールミルなどによって湿式混合する。その後
、それを脱水して乾燥させた後、850°Cで2時間程
度仮焼する。湿式粉砕後、蒸発乾燥させ、それに有機バ
インダを添加してスラリ状にする。そのようにして得ら
れたセラミックスラリをドクタブレード法によって塗布
し、厚さ200μmのセラミック生シートを形成する。
セラミック生シートを、たとえば27X36mmの大き
さにカントし、そのカットされたシートを3枚重ねて熱
圧着し、厚さ500μm程度のセラミック生シートを得
る。
次いで、厚さ500μmのセラミック生シートの両面に
は、電極14となるべきAuあるいはPt系の導電ペー
ストが塗布され、1200〜1300°Cで2時間程度
焼成される。焼成を終えたセラミックシートを0.58
角にカットして、第1図に断面図を示すようなサーミス
タ素子12を得る。
第1図において、サーミスタ素子12の両面には、電極
14と対向するように、たとえばptまたはジュメット
線等からなるリード線16が配置される。リード線16
の先端部には、たとえば銀ろう等の金属ろう材18がコ
ーティングされている。
次いで、第2図に示すように、リード線16がそれぞれ
対応の電極14に接続される。すなわち、リード線16
の先端にコーティングされている金属ろう材18を溶か
すことにより、リード線16と電極14とを一体固定す
る。
その後、第3図に示すように、リード線16が固着され
たサーミスタ素子12をガラスキャップ22に入れ、カ
ーボンヒータ24によってガラスキャップ22を溶融す
ることによって、第4図に示すように、ガラス被覆22
′で封止されたラジアルタイプのサーミスタ10が得ら
れる。このようなガラス封止工程においては、リード線
16はすでに電極14に固着されているので、従来のよ
うにガスの発生するおそれはなく、したがって、ガラス
被覆22′内にボイドなどが形成されるのが有効に防止
される。なお、ガラスキャップ22の代わりにガラス管
を用いてもよい。
なお、上述の実施例では、電極14はサーミスタ素子1
2との一体焼成によって形成されるものとして説明した
が、電極14は、サーミスタ素子12を焼成した後に導
電ペーストを印刷して焼付けることによって形成するこ
ともできる。
【図面の簡単な説明】
第1図〜第3図はこの発明の一実施例を示す図解図であ
る。 第4図は第1図〜第3図の工程を経て製造されたサーミ
スタを示す断面図解図である。 図において、10はサーミスタ、12はサーミスタ素子
、14は電極、16はリード線、18は金属ろう材、2
2はガラスキャップ、22′はガラス被覆を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 山 1) 義 火 弟 1 図          ′s2図第3図   
   第4図

Claims (1)

    【特許請求の範囲】
  1.  金属ろう材でコーティングされたリード線を半導体素
    子の電極にろう付けし、次いで前記半導体素子と前記リ
    ード線の一部とをガラス容器に封入するようにした、半
    導体装置の製造方法。
JP63055819A 1988-03-09 1988-03-09 半導体装置の製造方法 Pending JPH01230258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63055819A JPH01230258A (ja) 1988-03-09 1988-03-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63055819A JPH01230258A (ja) 1988-03-09 1988-03-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01230258A true JPH01230258A (ja) 1989-09-13

Family

ID=13009556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63055819A Pending JPH01230258A (ja) 1988-03-09 1988-03-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01230258A (ja)

Similar Documents

Publication Publication Date Title
JP3439746B2 (ja) 面実装型サージ吸収素子、及びその製造方法
US8212480B2 (en) Ceramic discharge lamp including first and second layer of brazing material and method of manufacturing ceramic discharge lamp
JPH1183641A (ja) ガラス封止型サーミスタ
JP2010539666A (ja) 高圧放電ランプ
JP3275739B2 (ja) サーミスタ素子及びその製造方法
JPH02124456A (ja) 固体電解質素子の接続構造
JPH02123701A (ja) 半導体装置の製造方法
JPH0236501A (ja) 半導体装置の製造方法
JPH02123702A (ja) 半導体装置の製造方法
JPH08148260A (ja) セラミックヒータ
JPS6333282B2 (ja)
JP2701052B2 (ja) サージ吸収素子
JPH10247578A (ja) 放電型サージ吸収素子の製造方法
JP2001230103A (ja) ガラス封入形サーミスタ
JPH01310506A (ja) サーミスタ
JPS5846549A (ja) マグネトロン用陰極構体の製造方法
JPS6378502A (ja) サ−ミスタの製造方法
JPS63194310A (ja) ガラス封入型サ−ミスタ
JPH0216554Y2 (ja)
JP2019518303A (ja) 気密な金属−セラミック接続を形成する方法、及び、気密な金属−セラミック接続の応用
JPS61105804A (ja) サ−ミスタ素子及びその製造方法
JPH07201527A (ja) 導電性チップ型セラミック素子の製造方法
JPS58206090A (ja) セラミツクヒ−タ
JPS5840692B2 (ja) 外部雰囲気検知装置
JPH06168803A (ja) サーミスタ及びその製造方法