JPH01231659A - スイッチング式電源 - Google Patents
スイッチング式電源Info
- Publication number
- JPH01231659A JPH01231659A JP1011762A JP1176289A JPH01231659A JP H01231659 A JPH01231659 A JP H01231659A JP 1011762 A JP1011762 A JP 1011762A JP 1176289 A JP1176289 A JP 1176289A JP H01231659 A JPH01231659 A JP H01231659A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- gate
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims description 40
- 230000005347 demagnetization Effects 0.000 claims description 8
- 238000012806 monitoring device Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は安定化電源に関し、特にいわゆるスイッチング
式電源に関する。
式電源に関する。
従来の技術
スイッチング式電源の動作は次の通りである。
すなわち、幹線からエネルギーが変圧器一次側巻線に例
えば整流ブリッジを介して供給される際、変圧器を流れ
る電流が主巻線に直列接続されたスイッチ(例えばパワ
ートランジスタ)により断続される。
えば整流ブリッジを介して供給される際、変圧器を流れ
る電流が主巻線に直列接続されたスイッチ(例えばパワ
ートランジスタ)により断続される。
一方、トランジスタ制御回路がトランジスタをターンオ
ンする矩形波パルスを周期的に形成し、トランジスタは
矩形波パルスが存在する間だけタ一ンオンされて電流が
流れるのを可能ならしめる一方矩形波パルスが存在しな
い間は電流が流れるのを阻止する。
ンする矩形波パルスを周期的に形成し、トランジスタは
矩形波パルスが存在する間だけタ一ンオンされて電流が
流れるのを可能ならしめる一方矩形波パルスが存在しな
い間は電流が流れるのを阻止する。
その結果、変圧器の− (又は複数)の二次側巻線上に
交流電圧が得られる。この電圧は整流及びP波されて直
流電圧に変換され、この直流電圧がスイッチング式電源
の出力電圧となる。
交流電圧が得られる。この電圧は整流及びP波されて直
流電圧に変換され、この直流電圧がスイッチング式電源
の出力電圧となる。
このようにして得られた直流電圧を安定化させるため、
スイッチが周期的に導通する際のデユーティ−サイクル
、すなわち−断続周期中におけるオン状態とオフ状態の
比率が調整される。
スイッチが周期的に導通する際のデユーティ−サイクル
、すなわち−断続周期中におけるオン状態とオフ状態の
比率が調整される。
第1図は2つの集積回路を使用した本出願人が製造して
いるスイッチング式電源の構成例を示す回路図である、
1これら2つの集積回路のうちの一方、すなわち第1の
集積回路C11がパワートランジスタUpのベース電圧
を制御し、トランジスタをオン及びオフにする周期的な
信号をトランジスタTpのベースに印加する1、このベ
ース制御回路C11は変圧器(TA)の一次側(EP)
に接続される。他方の集積回路CI2は二次側(ES1
)に接続されて電源から出力される出力電圧VS1を測
定し、精密制御信号を形成してこれを小形絶縁変圧器を
介して第1の集積回路C1lに供給する。第1の集積回
路CIIはかかる制御信号を使ってスイッチングトラン
ジスタ“[Pのデユーティ−サイクルを変化させ、電源
の出力電圧Vsを調整する。
いるスイッチング式電源の構成例を示す回路図である、
1これら2つの集積回路のうちの一方、すなわち第1の
集積回路C11がパワートランジスタUpのベース電圧
を制御し、トランジスタをオン及びオフにする周期的な
信号をトランジスタTpのベースに印加する1、このベ
ース制御回路C11は変圧器(TA)の一次側(EP)
に接続される。他方の集積回路CI2は二次側(ES1
)に接続されて電源から出力される出力電圧VS1を測
定し、精密制御信号を形成してこれを小形絶縁変圧器を
介して第1の集積回路C1lに供給する。第1の集積回
路CIIはかかる制御信号を使ってスイッチングトラン
ジスタ“[Pのデユーティ−サイクルを変化させ、電源
の出力電圧Vsを調整する。
第1図を参照するに、電源変圧器”FAの一次側巻線E
Pは端子A1において例えば幹線から整流ブリッジを介
して電流を供給される。一次側巻線EPの他端はスイッ
チングトランジスタTpのコレクタに接続され、一方ト
ランジスダ「Pのエミッタは一次側接地端子(第1図中
黒い三角で示す)に接続される。
Pは端子A1において例えば幹線から整流ブリッジを介
して電流を供給される。一次側巻線EPの他端はスイッ
チングトランジスタTpのコレクタに接続され、一方ト
ランジスダ「Pのエミッタは一次側接地端子(第1図中
黒い三角で示す)に接続される。
変圧器は幹線に対して絶縁されているのが好ましく、ま
た例えば一次側の接地点から絶縁された二次側接地点に
接続された複数の二次側巻線が設けられる。
た例えば一次側の接地点から絶縁された二次側接地点に
接続された複数の二次側巻線が設けられる。
二次側巻線の各々はそれぞれ一端が二次側接地点に接続
される。一方、各二次側巻線の他端は整流ダイオードを
介して低域)戸波コンデンサに接続される。
される。一方、各二次側巻線の他端は整流ダイオードを
介して低域)戸波コンデンサに接続される。
以下、ダイオード10を介してコンデンサ11に接続さ
れた二次側巻線ES1のみを考える。断続式電源の直流
出力電圧はコンデンサ11の端子より得られる電圧vS
1である。勿論、他の出力直流電圧が他の整流ダイオー
ドを介して二次側巻線に接続された端子からも得られる
。これらの出力電圧が図示しない他の回路へ安定化出力
電圧として供給される。例えば、二次側巻線ES2がら
数ボルトに安定化された出力電圧が前記電圧制御用集積
回路CI2に供給される。回路CI2はその入力端子に
VSlを供給されてパルス幅変調器に印加される基準値
と比較し、パルス幅調整器は周期的矩形波パルスのパル
ス幅を出力電圧Vs1の関数として変化させる。VSl
の値が低くなればなるほど矩形波パルスの幅は広くされ
る。
れた二次側巻線ES1のみを考える。断続式電源の直流
出力電圧はコンデンサ11の端子より得られる電圧vS
1である。勿論、他の出力直流電圧が他の整流ダイオー
ドを介して二次側巻線に接続された端子からも得られる
。これらの出力電圧が図示しない他の回路へ安定化出力
電圧として供給される。例えば、二次側巻線ES2がら
数ボルトに安定化された出力電圧が前記電圧制御用集積
回路CI2に供給される。回路CI2はその入力端子に
VSlを供給されてパルス幅変調器に印加される基準値
と比較し、パルス幅調整器は周期的矩形波パルスのパル
ス幅を出力電圧Vs1の関数として変化させる。VSl
の値が低くなればなるほど矩形波パルスの幅は広くされ
る。
矩形波パルスはスイッヂング式電源の断続周波数を設定
するのに使われる。換言すれば、この周波数は二次側の
回路により設定されていることに−7= なる。周波数を設定するのは回路CI2内において行っ
ても、また回路外において回路CI2の端子12に接続
された装置(図示せず)により周波数を断続周波数と等
しく選定された鋸歯状波を使って行ってもよい。さらに
、この鋸歯状波はパルス幅変調(PWM)を行うのに周
知の如く使われる。電圧制御回路CI2の出力単位13
に出力される可変幅矩形波パルスは小形変圧器TXの一
次側巻線14に印加される。一方変圧器TXの二次側巻
線15は一次側巻線に対して絶縁されており、可変幅の
矩形波パルスを出力する。これらのパルスの位置と周波
数は制御回路CI2により決定され、一方制御回路CI
2の動作は制御回路C11の入力端子16に印加される
制御信号によって制御される。
するのに使われる。換言すれば、この周波数は二次側の
回路により設定されていることに−7= なる。周波数を設定するのは回路CI2内において行っ
ても、また回路外において回路CI2の端子12に接続
された装置(図示せず)により周波数を断続周波数と等
しく選定された鋸歯状波を使って行ってもよい。さらに
、この鋸歯状波はパルス幅変調(PWM)を行うのに周
知の如く使われる。電圧制御回路CI2の出力単位13
に出力される可変幅矩形波パルスは小形変圧器TXの一
次側巻線14に印加される。一方変圧器TXの二次側巻
線15は一次側巻線に対して絶縁されており、可変幅の
矩形波パルスを出力する。これらのパルスの位置と周波
数は制御回路CI2により決定され、一方制御回路CI
2の動作は制御回路C11の入力端子16に印加される
制御信号によって制御される。
変圧器TXはフェライト棒上に巻回された巻線よりなり
、そのうちの一次側巻線と二次側巻線とは相互に十分離
間され断続式電源の一次側及び二次側回路は標準的に絶
縁される。
、そのうちの一次側巻線と二次側巻線とは相互に十分離
間され断続式電源の一次側及び二次側回路は標準的に絶
縁される。
制御集積回路C11は制御回路CI2のポート13より
供給される信号を正確に再現する可変幅周期矩形波パル
スを出力ポート17より出力する公知手段を構成する。
供給される信号を正確に再現する可変幅周期矩形波パル
スを出力ポート17より出力する公知手段を構成する。
回路C11のポート17より出力される信号はスイッチ
ングトランジスタTpのベースに印加される。
ングトランジスタTpのベースに印加される。
回路C11はA3より公知の手段で給電されると共に一
次側接地点に接地される。
次側接地点に接地される。
かかるスイッヂング式電源はテレビにおいて有用である
。この場合、ポート12により回路C12に供給される
鋸歯波電圧を水平走査周波数に同期させてスイッチング
トランジスタTpをスポットリトレースの際にオンにす
ることによりトランジスタがオンになる際に生じる余計
なパルスが画面に現わるのを防ぐことができる。
。この場合、ポート12により回路C12に供給される
鋸歯波電圧を水平走査周波数に同期させてスイッチング
トランジスタTpをスポットリトレースの際にオンにす
ることによりトランジスタがオンになる際に生じる余計
なパルスが画面に現わるのを防ぐことができる。
他の断続式電源制御モードを第2図に示す。この他の制
御モードは一次側の回路CI3を介して動作をさせられ
るため一次側制御と称せられる。
御モードは一次側の回路CI3を介して動作をさせられ
るため一次側制御と称せられる。
第2図中、第1図と同様に電源変圧器TAは整流電流を
供給されスイッチングトランジスタTpのコレクタに接
続された一次側巻線EPを有する。
供給されスイッチングトランジスタTpのコレクタに接
続された一次側巻線EPを有する。
トランジスタTpのベースは一次側の接地点に接続され
る。二次側巻線ES1、ES2から出力される電流は整
流及び炉渡されて安定化電流の出力を形成する。制御系
は別の二次側巻線ES3により構成され、ES3の一端
は一次側接地点に他端は回路CI3の入力ポート18と
接続される。ボート18に印加される電圧は回路C10
中において基準値と比較され、ボート18の電圧値に応
じて可変幅矩形電気パルスの幅を設定する。パルス幅変
調器に供給される。矩形波パルスはスイッチング式電源
の断続周期的に等しく設定される。従って、この周波数
は回路の一次側で設定されることになる。すなわちこれ
は選ばれた周波数の鋸歯波電圧の形に形成される。
る。二次側巻線ES1、ES2から出力される電流は整
流及び炉渡されて安定化電流の出力を形成する。制御系
は別の二次側巻線ES3により構成され、ES3の一端
は一次側接地点に他端は回路CI3の入力ポート18と
接続される。ボート18に印加される電圧は回路C10
中において基準値と比較され、ボート18の電圧値に応
じて可変幅矩形電気パルスの幅を設定する。パルス幅変
調器に供給される。矩形波パルスはスイッチング式電源
の断続周期的に等しく設定される。従って、この周波数
は回路の一次側で設定されることになる。すなわちこれ
は選ばれた周波数の鋸歯波電圧の形に形成される。
かかる一次側制御系は構成が簡単な利点を有する。すな
わち、かかる制御系では補助変圧器゛[X及びTXの出
力信号を整形する整形回路が不要になる。
わち、かかる制御系では補助変圧器゛[X及びTXの出
力信号を整形する整形回路が不要になる。
発明が解決しようとする問題点
しかし、かかる一次側制御系は制御粘度が悪くまた断続
周波数と二次側で励起される例えばテレビ受像機の水平
走査系の如き装置の動作に関係する別の周波数との間に
同期を得るのが困難な問題点を有する。
周波数と二次側で励起される例えばテレビ受像機の水平
走査系の如き装置の動作に関係する別の周波数との間に
同期を得るのが困難な問題点を有する。
様々な理由、特に制御性能と部品費用とを勘案した選択
の結果、例えばテレビ受像機では一次側及び二次側制御
系の両者を有する断続回路を使用するのが有利になりつ
つある。テレビ受像機の場合、一次側制御系は受像機が
待機モードで動作している場合に使われ、二次側制御系
は受像機が通常モードで動作している場合に使われる。
の結果、例えばテレビ受像機では一次側及び二次側制御
系の両者を有する断続回路を使用するのが有利になりつ
つある。テレビ受像機の場合、一次側制御系は受像機が
待機モードで動作している場合に使われ、二次側制御系
は受像機が通常モードで動作している場合に使われる。
−数制御系はN8Iを二次側制御系の値よりも低い値に
安定化させるように設定される。そこで、テレビ受像機
が正常に動作している場合、安定化電源の一の出力VS
1は例えば124ボルトの電圧を出力し、一方テレビ受
像機が待機モードにある場合、該出力VS1は約100
ボルトの電圧を出力する5、勿論、他の出力VS2等も
動作モードに従って同じ割合で変化する電圧を出力する
。
安定化させるように設定される。そこで、テレビ受像機
が正常に動作している場合、安定化電源の一の出力VS
1は例えば124ボルトの電圧を出力し、一方テレビ受
像機が待機モードにある場合、該出力VS1は約100
ボルトの電圧を出力する5、勿論、他の出力VS2等も
動作モードに従って同じ割合で変化する電圧を出力する
。
このように、スイッチング式電源が一次側及び二次側制
御系を両方有する場合、電源装置は第1図の回路のみな
らず第2図の回路も必要となる。
御系を両方有する場合、電源装置は第1図の回路のみな
らず第2図の回路も必要となる。
そこで、このような場合にはスイッチングトランジスタ
゛Upのベースは回路C11の出力ボート17及び回路
C■3の出力ボート19の両者に例えばORゲートを介
して接続される必要がある。
゛Upのベースは回路C11の出力ボート17及び回路
C■3の出力ボート19の両者に例えばORゲートを介
して接続される必要がある。
テレビ受像機が待機モードにある場合、一次側制御系の
みが動作して回路CI3のみが信号をトランジスタTp
のベースに出力する。一方、テレビ受像機が通常の動作
をしている場合は一次側及び二次側の制御装置は同時に
動作する。しかし、一次側制御系は二次側制御系のもの
よりも低い電圧を安定化するように設定されているため
回路CI3は出力信号を出力しない。これは入力ポート
18に基準電圧よりも高い電圧が検出されるためである
。このため二次側の制御回路CI2のみが回路C1lを
介してスイッチングトランジスタTpのベースを制御す
る出力信号を出力する。
みが動作して回路CI3のみが信号をトランジスタTp
のベースに出力する。一方、テレビ受像機が通常の動作
をしている場合は一次側及び二次側の制御装置は同時に
動作する。しかし、一次側制御系は二次側制御系のもの
よりも低い電圧を安定化するように設定されているため
回路CI3は出力信号を出力しない。これは入力ポート
18に基準電圧よりも高い電圧が検出されるためである
。このため二次側の制御回路CI2のみが回路C1lを
介してスイッチングトランジスタTpのベースを制御す
る出力信号を出力する。
しかし、かかるスイッチング式電源装置は安定した待機
状態あるいは正常な動作モードにおいては正しく動作す
るが一の動作状態から伯の動作状態に移行する際に過電
圧が現われると出力電圧が急速に降下して誤動作を生じ
る問題点を有する。
状態あるいは正常な動作モードにおいては正しく動作す
るが一の動作状態から伯の動作状態に移行する際に過電
圧が現われると出力電圧が急速に降下して誤動作を生じ
る問題点を有する。
実際、かかる遷移期間あるいは急に過電圧が偶然加わっ
たような場合には一次側及び二次側の制御回路から信号
が短時間スイッチングトランジスタTρのベースに同時
に供給される場合がある1、一次側及び二次側制御回路
から信号が(同期せず)に同時に出力されるとスイッチ
ングトランジスタ王ρが変圧器TAの減磁が完了する前
にオンされてしまう可能性がある。このような場合、ス
イッチングトランジスタはコレクタに過電圧が加わった
状態でターンオンされるため通常値よりも多い電流を流
し、そのため破壊されてしまう危険が生じる。
たような場合には一次側及び二次側の制御回路から信号
が短時間スイッチングトランジスタTρのベースに同時
に供給される場合がある1、一次側及び二次側制御回路
から信号が(同期せず)に同時に出力されるとスイッチ
ングトランジスタ王ρが変圧器TAの減磁が完了する前
にオンされてしまう可能性がある。このような場合、ス
イッチングトランジスタはコレクタに過電圧が加わった
状態でターンオンされるため通常値よりも多い電流を流
し、そのため破壊されてしまう危険が生じる。
本発明は一連のスイッチオンとスイッチオンの間におい
て電源変圧器TAの完全な減磁を確実に行うことができ
、過電流が流れるのを防止できる装置に関する。
て電源変圧器TAの完全な減磁を確実に行うことができ
、過電流が流れるのを防止できる装置に関する。
問題点を解決するための手段
すなわち、本発明は一次側及び二次側巻線に制御系を有
し、夫々の制御系は可変幅の矩形パルスを出力し、矩形
パルスはスイッチングオフ命令に対応する論理値「0」
信号とスイッヂオン命令に対応する論理値[11信号を
とる構成のスイッチング式電源に関する。
し、夫々の制御系は可変幅の矩形パルスを出力し、矩形
パルスはスイッチングオフ命令に対応する論理値「0」
信号とスイッヂオン命令に対応する論理値[11信号を
とる構成のスイッチング式電源に関する。
本発明によれば、スイッチング式電源は:−二次側巻線
の出力電圧ローないしゼロ電圧値と比較してスイッチン
グ式電源の変圧器が減磁されでいる場合に論理値「1」
の信号を出力し該変圧器が減磁されていない場合に論理
値「0」の信号を出力する比較手段と; 一比較手段の出力信号と、−次制却系の出力信号と、二
次側制御系の出力信号とを供給されて、主スィッチに供
給されて論理値が[olの場合に主スィッチをオフに、
論理値が1−1」の場合に12インチをオンにする制御
信号を以下の基準すなゎち 京 比較手段の出力信号が「11である場合に「11に
、また少なくとも一の制紳系値の出力信号が「1」であ
る場合に1゛1」にするような、また 傘 先の制御信号を「11に設定した制御系の出力信号
が「0」に設定された場合に制御信号が「0−1になる
ような基準に従って出力する論理回路とよりなる。
の出力電圧ローないしゼロ電圧値と比較してスイッチン
グ式電源の変圧器が減磁されでいる場合に論理値「1」
の信号を出力し該変圧器が減磁されていない場合に論理
値「0」の信号を出力する比較手段と; 一比較手段の出力信号と、−次制却系の出力信号と、二
次側制御系の出力信号とを供給されて、主スィッチに供
給されて論理値が[olの場合に主スィッチをオフに、
論理値が1−1」の場合に12インチをオンにする制御
信号を以下の基準すなゎち 京 比較手段の出力信号が「11である場合に「11に
、また少なくとも一の制紳系値の出力信号が「1」であ
る場合に1゛1」にするような、また 傘 先の制御信号を「11に設定した制御系の出力信号
が「0」に設定された場合に制御信号が「0−1になる
ような基準に従って出力する論理回路とよりなる。
本発明の一実施例によれば、論理回路はニー各々セット
入力端子Sと、リセット入力端子Rと、反転出力端子Q
*とを右する2つの同一のフリップフロップと、 一第1及び第2の2入力ANDゲート及び2入力ORゲ
ートと、 一比較手段の出力を各7リツプフロツプのR入力端子に
同時に供給し、第1及び第2のANDゲートの出力をそ
れぞれフリップフロップのS入力端子に供給し、フリッ
プフロップの08出力をそれぞれ第2及び第1のAND
ゲートの入力端子に供給し、一次側制御系の出力信号を
第1のANDゲートの他の入力端子に供給し、二次側制
御装置の出力信号を第2のANDゲートの他の入力端子
に供給し、両ANDゲートの出力をそれぞれORゲート
の2つの入力端子に供給し、ORゲートの出力として論
理回路出力を得る構成の接続とを有する。
入力端子Sと、リセット入力端子Rと、反転出力端子Q
*とを右する2つの同一のフリップフロップと、 一第1及び第2の2入力ANDゲート及び2入力ORゲ
ートと、 一比較手段の出力を各7リツプフロツプのR入力端子に
同時に供給し、第1及び第2のANDゲートの出力をそ
れぞれフリップフロップのS入力端子に供給し、フリッ
プフロップの08出力をそれぞれ第2及び第1のAND
ゲートの入力端子に供給し、一次側制御系の出力信号を
第1のANDゲートの他の入力端子に供給し、二次側制
御装置の出力信号を第2のANDゲートの他の入力端子
に供給し、両ANDゲートの出力をそれぞれORゲート
の2つの入力端子に供給し、ORゲートの出力として論
理回路出力を得る構成の接続とを有する。
本発明の一実施例によれば、フリップフロップ論理回路
の各々は入力端子り、CK、及び出力端子Q及び反転出
力端子Q1を有するD形フリップフロップと、2入力A
NDゲートと、2入力ORゲートと、入力端子りを出力
端子Q*に接続し、出力端子QをANDゲートの一の入
力端子に接続し、ANDゲートの出力端子をORゲート
の一の入力端子に接続し、ORゲートの出力端子をCK
入力端子に接続し、伯のORゲート入力端子により一の
フリップフロップ回路のセット入力端子Sを構成し、A
NDゲートの他の入力端子によりフリップフロップ回路
のリセット入力端子Rを構成し、D形フリップフロップ
の出力端子Q8によりフリップフロップ回路の出力端子
Q1を構成する接続とを有する。
の各々は入力端子り、CK、及び出力端子Q及び反転出
力端子Q1を有するD形フリップフロップと、2入力A
NDゲートと、2入力ORゲートと、入力端子りを出力
端子Q*に接続し、出力端子QをANDゲートの一の入
力端子に接続し、ANDゲートの出力端子をORゲート
の一の入力端子に接続し、ORゲートの出力端子をCK
入力端子に接続し、伯のORゲート入力端子により一の
フリップフロップ回路のセット入力端子Sを構成し、A
NDゲートの他の入力端子によりフリップフロップ回路
のリセット入力端子Rを構成し、D形フリップフロップ
の出力端子Q8によりフリップフロップ回路の出力端子
Q1を構成する接続とを有する。
−16一
実施例
本発明の以上の及びその他の目的、特徴及び利点は以下
の図面を参照しながら行う好ましい実施例についての説
明より明らかとなろう。
の図面を参照しながら行う好ましい実施例についての説
明より明らかとなろう。
第3図は一次側巻線EPと、各々二次側接地点に接地さ
れた二次側巻線ES1及びES2と、一次側接地点に接
地された二次側巻線ES3とを有する電流変成器TAを
示す。一次側巻線EPの一端には端子A1に幹線からの
交流を整流した電流が供給され、一方巻線EPの他端は
パワートランジスタTpのコレクタに接続される。トラ
ンジスタTPのエミッタは一次側接地点に接地される、
に次側巻線ES1は二次側接地点に接地されて交流を誘
起し、この交流電流は一テレビ受像機が通常の動作を行
っている場合、ダイオード10で整流されコンデンサ1
1でP波された後出力端子VS1より例えば124ボル
トの電圧として出力される。
れた二次側巻線ES1及びES2と、一次側接地点に接
地された二次側巻線ES3とを有する電流変成器TAを
示す。一次側巻線EPの一端には端子A1に幹線からの
交流を整流した電流が供給され、一方巻線EPの他端は
パワートランジスタTpのコレクタに接続される。トラ
ンジスタTPのエミッタは一次側接地点に接地される、
に次側巻線ES1は二次側接地点に接地されて交流を誘
起し、この交流電流は一テレビ受像機が通常の動作を行
っている場合、ダイオード10で整流されコンデンサ1
1でP波された後出力端子VS1より例えば124ボル
トの電圧として出力される。
二次側巻線ES2に誘起された交流電流は゛アレご受像
機が通常の動作を行っている場合ダイオード20により
整流されコンデンサ21によりP波されて12ボルトの
出力電圧を形成する。
機が通常の動作を行っている場合ダイオード20により
整流されコンデンサ21によりP波されて12ボルトの
出力電圧を形成する。
一次側制御回路Cr3は二次側巻線ES3より電気信号
を供給されると共に直流電流を端子A3にて供給され、
また一次側接地点に接地されて出力端子19より可変幅
の周期的矩形波パルスよりなる制御信号Rpを二次側巻
線ES3の出力電圧値VS3の関数として出力する。V
S3の値が低くなればなる程矩形波パルスの幅は広くな
る。
を供給されると共に直流電流を端子A3にて供給され、
また一次側接地点に接地されて出力端子19より可変幅
の周期的矩形波パルスよりなる制御信号Rpを二次側巻
線ES3の出力電圧値VS3の関数として出力する。V
S3の値が低くなればなる程矩形波パルスの幅は広くな
る。
二次側制紳回路CI2は124ボルト出力端子VS1よ
り電気信号を入力されまた端子A2に出力端子VS2よ
りの二次側接地点に対して12ボルトの電圧を供給され
て出力端子13より幅が端子VS1の電圧値の関数とし
て変化する可変周期パルスよりなる信号Ps’ を出力
する。VSlの電圧が低くなればなる程矩形波パルスの
幅は大きくなる。矩形波パルスはスイッチング式電源の
断続周波数に等しい周波数に設定される。この周波数自
体は図示しない回路により断続周波数に等しい周波数の
鋸歯状波として形成され回路CI2にその入力端子12
を介して供給される。
り電気信号を入力されまた端子A2に出力端子VS2よ
りの二次側接地点に対して12ボルトの電圧を供給され
て出力端子13より幅が端子VS1の電圧値の関数とし
て変化する可変周期パルスよりなる信号Ps’ を出力
する。VSlの電圧が低くなればなる程矩形波パルスの
幅は大きくなる。矩形波パルスはスイッチング式電源の
断続周波数に等しい周波数に設定される。この周波数自
体は図示しない回路により断続周波数に等しい周波数の
鋸歯状波として形成され回路CI2にその入力端子12
を介して供給される。
回路C11はその入力端子16をTXの二次側巻線15
に接続され、一方変圧器TXの一次側巻線14には回路
CI2により信号Ps’ が供給される。回路C11に
入来する信号は処理されて出力端子17に信号Ps’
と全く同一の信号Psが得られる。
に接続され、一方変圧器TXの一次側巻線14には回路
CI2により信号Ps’ が供給される。回路C11に
入来する信号は処理されて出力端子17に信号Ps’
と全く同一の信号Psが得られる。
変圧器TAの二次側巻線ES4は一端が一次側接地点に
接続され他端が比較器22の反転入力端子に接続される
。一方比較器22の非反転入力端子は低い値の正電圧源
23に接続される。比較器22はまた出力端子24より
信号Isを出力する。
接続され他端が比較器22の反転入力端子に接続される
。一方比較器22の非反転入力端子は低い値の正電圧源
23に接続される。比較器22はまた出力端子24より
信号Isを出力する。
信号Ps’ 、Ps及びIsは出力端子25をスイッチ
ングトランジスター「Pのベースに接続された論理回路
CLの入力端子に供給される。
ングトランジスター「Pのベースに接続された論理回路
CLの入力端子に供給される。
第4図は論理回路CLをより詳細に示す、1回路Cしは
大略2つの同一のRSノリツブ70ツブB1、B2.2
つのANDゲート32.33及びORゲート34とより
なる。フリップフロップB1゜B2は各々セット入力端
子S、リセット入力端子R及び反転出力端子Q”を有す
る。第1のAND= 19 − ゲート32は信号PP及びノリツブフロップB2の01
出力端子からの信号を供給される。第2のANDゲート
33は信号PS及びフリップフロップB1の01出力端
子からの信号を供給される。
大略2つの同一のRSノリツブ70ツブB1、B2.2
つのANDゲート32.33及びORゲート34とより
なる。フリップフロップB1゜B2は各々セット入力端
子S、リセット入力端子R及び反転出力端子Q”を有す
る。第1のAND= 19 − ゲート32は信号PP及びノリツブフロップB2の01
出力端子からの信号を供給される。第2のANDゲート
33は信号PS及びフリップフロップB1の01出力端
子からの信号を供給される。
信号Isはノリツブ70ツブB1及びB2のリセット入
力端子R上に同時に供給される。フリップフロップB1
のS入力端子は第1のANDゲート32の出力端子に接
続されフリップフロップB2のS入力端子は第2のAN
Dゲート33の出力端子に接続される。ANDゲート3
2及び33の出力端子はそれぞれORゲート34に接続
され、ORゲート34の出力端子が論理回路CLの出力
端子25に対応する。
力端子R上に同時に供給される。フリップフロップB1
のS入力端子は第1のANDゲート32の出力端子に接
続されフリップフロップB2のS入力端子は第2のAN
Dゲート33の出力端子に接続される。ANDゲート3
2及び33の出力端子はそれぞれORゲート34に接続
され、ORゲート34の出力端子が論理回路CLの出力
端子25に対応する。
フリップ−ノロツブB1あるいはB2がターンオンされ
た場合対応する出力が不定になることがある。この問題
点を回避するため本発明実施例ではフリップフロップB
1は第5図に示すような論理回路とされANDゲート3
5.ORゲート36及びDフリップフロップD1を含む
。ノリツブ70ツブB2も同様にANDゲート37.O
Rゲート38及びフリップフロップD2よりなる。フリ
ップフロップD1の入力端子りはその反転入力端子Q1
に接続され出力端子QはANDゲート35の入力端子に
接続される。ANDゲート35の出力端子はORゲート
36の入力端子に接続され、ORゲートの出力端子はノ
リツブ70ツブD1のCK入力端子に接続される。フリ
ップフロップB1の入力端子SはORゲート36の第2
の入力端子により構成され、一方その入力端子RはAN
Dゲート35の入力端子により構成される。フリップフ
ロップD1の出力端子Q*はフリップフロップB1の出
力端子Q8に相当する。フリップB2の対応する要素の
接続はノリツブフロップB1に記載のものと同一である
。
た場合対応する出力が不定になることがある。この問題
点を回避するため本発明実施例ではフリップフロップB
1は第5図に示すような論理回路とされANDゲート3
5.ORゲート36及びDフリップフロップD1を含む
。ノリツブ70ツブB2も同様にANDゲート37.O
Rゲート38及びフリップフロップD2よりなる。フリ
ップフロップD1の入力端子りはその反転入力端子Q1
に接続され出力端子QはANDゲート35の入力端子に
接続される。ANDゲート35の出力端子はORゲート
36の入力端子に接続され、ORゲートの出力端子はノ
リツブ70ツブD1のCK入力端子に接続される。フリ
ップフロップB1の入力端子SはORゲート36の第2
の入力端子により構成され、一方その入力端子RはAN
Dゲート35の入力端子により構成される。フリップフ
ロップD1の出力端子Q*はフリップフロップB1の出
力端子Q8に相当する。フリップB2の対応する要素の
接続はノリツブフロップB1に記載のものと同一である
。
勿論、以上に説明した論理回路と同一の機能を果す他の
論理回路を構成することもできるがかかる回路は本発明
要旨に含まれるものである。
論理回路を構成することもできるがかかる回路は本発明
要旨に含まれるものである。
第4図(又は第5図)に示した変圧器減磁モニタ装置は
以下のように動作する。
以下のように動作する。
ある瞬間にスイッチングトランジスタTpが急にオン状
態からオフ状態に遷移すると二次側巻線ES4に形成さ
れる電圧は変圧器の減磁過程が完了することにより負か
ら正に移行する。変圧器TAが減磁されると電圧は抑制
された正弦波となり、第一1の極性変化が比較器22に
より検出されてその出力電圧が論理値「0」から11−
1に変化する。
態からオフ状態に遷移すると二次側巻線ES4に形成さ
れる電圧は変圧器の減磁過程が完了することにより負か
ら正に移行する。変圧器TAが減磁されると電圧は抑制
された正弦波となり、第一1の極性変化が比較器22に
より検出されてその出力電圧が論理値「0」から11−
1に変化する。
この論理信号Isは論理回路CL−に供給される。
従って、論理回路CLの入力端子に供給される信号Is
はNm変圧器TXが完全にあるいは擬似的に減磁された
場合に「1、1に設定される。その結果、フリップフロ
ップB1及びB2の出力Q8は「1−1に設定されAN
Dゲート32及び33がイネーブルされ1゛1」に設定
された信号Pp及びPsのうち最初のものを接続される
。
はNm変圧器TXが完全にあるいは擬似的に減磁された
場合に「1、1に設定される。その結果、フリップフロ
ップB1及びB2の出力Q8は「1−1に設定されAN
Dゲート32及び33がイネーブルされ1゛1」に設定
された信号Pp及びPsのうち最初のものを接続される
。
信号Pρが最初に1°1」に設定されている場合、信号
PpはANDゲート32及びORゲート34を通って回
路C[の出力端子へ送られスイッチングトランジスター
rpをオンにする。ANDゲート32の出力が「1」に
なると信号がフリップフロップB1の入力端子Sに印加
され、出力端子Q1の出力信号の値が「0」にリセット
されてANDグー上33がディスエーブルされる。従っ
て、論理値1の信号Psが生じても影響はない。スイッ
チングトランジスタrpの導通は信号Psの状態とは独
立に信号Ppが1−O」にリセットされた場合に打切ら
れる。
PpはANDゲート32及びORゲート34を通って回
路C[の出力端子へ送られスイッチングトランジスター
rpをオンにする。ANDゲート32の出力が「1」に
なると信号がフリップフロップB1の入力端子Sに印加
され、出力端子Q1の出力信号の値が「0」にリセット
されてANDグー上33がディスエーブルされる。従っ
て、論理値1の信号Psが生じても影響はない。スイッ
チングトランジスタrpの導通は信号Psの状態とは独
立に信号Ppが1−O」にリセットされた場合に打切ら
れる。
トランジスタTpのオフ状態の間[O−1に設定されて
いた信号Isが(変圧器TAの磁化)再び[11(変圧
器Aの減磁)に設定されると新たな勺イクルが再開され
る。
いた信号Isが(変圧器TAの磁化)再び[11(変圧
器Aの減磁)に設定されると新たな勺イクルが再開され
る。
第6図は論理回路CLの入力端子及び出力端子に生じる
様々な信号の波形図である。この図は信号Pp及びPs
の特定の配置に対応して変圧器TAの二次側巻線E S
、4の出力波形VS4及び回路CLの出力端子の波形V
S5が同時に現れる。
様々な信号の波形図である。この図は信号Pp及びPs
の特定の配置に対応して変圧器TAの二次側巻線E S
、4の出力波形VS4及び回路CLの出力端子の波形V
S5が同時に現れる。
この波形図を参照するに、変圧器TAが減磁されると(
信号Isが論理値[1−1とされる)初期配置が(時刻
10において)現れる。信号Rpが[1,1になると信
号VS5は論理値[1,1に設定されパワートランジス
タTpがオンにされる。
信号Isが論理値[1−1とされる)初期配置が(時刻
10において)現れる。信号Rpが[1,1になると信
号VS5は論理値[1,1に設定されパワートランジス
タTpがオンにされる。
次いで時刻t1において信号Psが1゛1」になる一方
、信f’+ P pが論理値1のままであると本発明回
路では曲線VS5で示すように信号VS5が信号Psと
は独立に信号PPの立下り端により「0」に設定される
。時刻t4において変圧器が減磁されてはじめて信号P
sの存在に係る導通がパルスPsの接続時間よりも短い
時間t 4−t 5の間だけトリガされる。
、信f’+ P pが論理値1のままであると本発明回
路では曲線VS5で示すように信号VS5が信号Psと
は独立に信号PPの立下り端により「0」に設定される
。時刻t4において変圧器が減磁されてはじめて信号P
sの存在に係る導通がパルスPsの接続時間よりも短い
時間t 4−t 5の間だけトリガされる。
時刻t6において変圧器が減磁された状態で信号Ppが
再び現れる(ISが11、1に設定される)。その結果
、信号Ppが存在する時刻t6と17の間で主変圧器が
通電される。信号PSが後程時刻t8に現れた場合、主
変圧器TAは減磁されず、電流の導通は遅らされ時刻t
9からtlo(信号Psの立下り端に対応)の間でのみ
生じる。
再び現れる(ISが11、1に設定される)。その結果
、信号Ppが存在する時刻t6と17の間で主変圧器が
通電される。信号PSが後程時刻t8に現れた場合、主
変圧器TAは減磁されず、電流の導通は遅らされ時刻t
9からtlo(信号Psの立下り端に対応)の間でのみ
生じる。
以上のシーケンスは特に困難なく続けられる。
ただ、時刻t11におけるパルスPpについてはパルス
Ppがまだ存在している間に時刻し12においてパルス
Psが生じるのがわかる。この場合、パルスPsが時刻
t13に終了しても主トランジスタがターンオフされる
ことはない。これは、本発明によれば主トランジスタを
ターンオンしたノくルスのみがそのターンオフを生じる
ためである1゜すなわち、トランジスタTpは該パルス
Ppがリセットされる時刻t14においてはじめてター
ンオフされる。
Ppがまだ存在している間に時刻し12においてパルス
Psが生じるのがわかる。この場合、パルスPsが時刻
t13に終了しても主トランジスタがターンオフされる
ことはない。これは、本発明によれば主トランジスタを
ターンオンしたノくルスのみがそのターンオフを生じる
ためである1゜すなわち、トランジスタTpは該パルス
Ppがリセットされる時刻t14においてはじめてター
ンオフされる。
本発明によれば2つの制御モードに対して無関係に動作
するスイッチング式電源が得られ、また高価で大きな部
品を使うことなく少数の能動及び受動要素を使って減磁
モニタ装置を構成することが可能になる。
するスイッチング式電源が得られ、また高価で大きな部
品を使うことなく少数の能動及び受動要素を使って減磁
モニタ装置を構成することが可能になる。
要約すると、本発明によるスイッチング式電源は主スィ
ッチング(Tp )を制御する制御信号(PP、Ps)
を出力する一次側あり部系(CI3)と二次側制御系(
CI2.CII)と、断続電流を流される変圧器(T
A )が減磁された場合にlol」に設定される出力信
号(IS)を形成する比較手段(22)とを含む。論理
回路(CL)は入力信号(IS、Pp、Ps)を供給さ
れて出力端子(25)により主スイッチ(TP)の制御
信号(VS5)を出力する。この制御信号は主スィッチ
がオフである場合に1−O」にまた主スィッチがオンで
ある場合に[1,1になるように以下の基準、すなわち
:比較器出力信号が「1]に設定されている場合及び少
なくとも一の制御系の出力信号が「1」に設定されてい
る場合は制御信号を「1」に設定し、先に制御信号を1
1」に設定した制御系の出力信号が1−0」に設定され
た場合には制御信号を10」に設定する、に従って形成
される。
ッチング(Tp )を制御する制御信号(PP、Ps)
を出力する一次側あり部系(CI3)と二次側制御系(
CI2.CII)と、断続電流を流される変圧器(T
A )が減磁された場合にlol」に設定される出力信
号(IS)を形成する比較手段(22)とを含む。論理
回路(CL)は入力信号(IS、Pp、Ps)を供給さ
れて出力端子(25)により主スイッチ(TP)の制御
信号(VS5)を出力する。この制御信号は主スィッチ
がオフである場合に1−O」にまた主スィッチがオンで
ある場合に[1,1になるように以下の基準、すなわち
:比較器出力信号が「1]に設定されている場合及び少
なくとも一の制御系の出力信号が「1」に設定されてい
る場合は制御信号を「1」に設定し、先に制御信号を1
1」に設定した制御系の出力信号が1−0」に設定され
た場合には制御信号を10」に設定する、に従って形成
される。
第1図及び第2図は従来のスイッチング式電源を示す回
路図、第3図は本発明による減磁モニタ装置を含んだス
イッチング式電源の概略的回路図、第4図は本発明によ
り論理回路の回路図、第5図は第4図回路のより詳細な
回路図、第6図は論理回路の入出力信号の論理状態を様
々な場合について示す波形図である。 CT1、CI2・・・二次側制御系、CI3・・・一次
側制御系、TA・・・電源変圧器、TX・・・変圧器、
EP・・・一次側巻線、ES1、ES2.ES3.ES
4・・・二次側巻線、Tp・・・主スィッチ、VS1、
VS2.VS3.VS4.VS5. ・N圧、Rp。 Is、Ps、Ps’−信号、B1、B2−・・フリップ
フロップ回路、CL・・・論理回路、DI、D2・・・
フリップフロップ、A1、A2.A3.A4.R。 S、D、CK、Q、Q” ・・・端子、10.20・9
イオード、11、21・・・]ンデンザ、12.16゜
18・・・入力端子、13.17.19.24.25・
・・出力端子、14.15・・・巻線、22・・・差動
増幅器、23・・・電圧源、32.33,35.37・
・・ANDゲート、34.36.38・・・ORゲート
。
路図、第3図は本発明による減磁モニタ装置を含んだス
イッチング式電源の概略的回路図、第4図は本発明によ
り論理回路の回路図、第5図は第4図回路のより詳細な
回路図、第6図は論理回路の入出力信号の論理状態を様
々な場合について示す波形図である。 CT1、CI2・・・二次側制御系、CI3・・・一次
側制御系、TA・・・電源変圧器、TX・・・変圧器、
EP・・・一次側巻線、ES1、ES2.ES3.ES
4・・・二次側巻線、Tp・・・主スィッチ、VS1、
VS2.VS3.VS4.VS5. ・N圧、Rp。 Is、Ps、Ps’−信号、B1、B2−・・フリップ
フロップ回路、CL・・・論理回路、DI、D2・・・
フリップフロップ、A1、A2.A3.A4.R。 S、D、CK、Q、Q” ・・・端子、10.20・9
イオード、11、21・・・]ンデンザ、12.16゜
18・・・入力端子、13.17.19.24.25・
・・出力端子、14.15・・・巻線、22・・・差動
増幅器、23・・・電圧源、32.33,35.37・
・・ANDゲート、34.36.38・・・ORゲート
。
Claims (1)
- 【特許請求の範囲】 1、一次側制御系(CI3)と二次側制御系(CI2、
CI1)とを有し、該制御系の各々は出力端子(19、
17)に可変幅の周期的矩形パルスよりなる信号(R_
P、R_S)を出力し、該信号はスイッチオフ命令に対
応する論理値「0」信号とスイッチオン命令に対応する
論理値「1」信号をとる構成のスイッチング式電源であ
って: −二次側巻線(ES4)の出力電圧(VS4)を低電圧
ないしゼロ電圧値(23)と比較して該スイッチング式
電源の変圧器の変圧器(TA)が減磁されている場合に
論理値「1」に、また該変圧器が減磁されていない場合
に論理値「0」に設定される信号(I_S)を出力する
比較手段(22)と; −該比較手段(22)の出力信号(I_S)と、一次側
制御系の出力信号(P_P)と、二次側制御系の出力信
号(P_S)とを供給されて、出力端子(25)から主
スイッチ(T_P)に供給されこれをターンオフする場
合に論理値「0」を、またこれをターンオンする場合に
論理値「1」をとる制御信号(VS5)を以下の基準、
すなわち *比較手段の出力信号が該第2の論理状態 (「1」)である場合に、また少なくとも一の該制御系
の出力信号が該第2の論理状態 (「1」)である場合に該第2の論理状態 (「1」)になるように制御信号を設定し、*先に制御
信号を該第2の論理値(「1」)に設定した制御系の出
力信号がリセットされた場合に制御信号を該第1の論理
値(「0」)に設定する、 に従って出力する論理回路(CL)とよりなることを特
徴とする電源。 2、論理回路(CL)は −各々セット入力端子(S)とリセット入力端子(R)
と反転出力端子(Q^*)とを有する2つの同一のフリ
ップフロップ(B1、B2)を備えた2つの論理回路と
; −各々2つの入力端子を有する第1のANDゲート(3
2)及び第2のANDゲート(33)と、2入力ORゲ
ート(34)と; −・信号(I_S)を回路(B1、B2)の各リセット
入力端子(R)に供給し、 ・第1及び第2のANDゲート(32、33)の出力を
それぞれ該フリップフロップ(B1、B2)のセット入
力端子(S)に供給し、 ・フリップフロップ(B1及びB2)の出力端子(Q^
*)をそれぞれ第2(33)及び第1(32)のAND
ゲートの入力端子に供給し、・一次側信号(R_P)を
第1のANDゲート(32)の他の入力端子に供給し、 ・二次側信号(P_S)を第1のANDゲート(33)
の他の入力端子に供給し、 ・両ANDゲートの出力端子をそれぞれORゲート(3
4)の2つの入力端子に接続し、ORゲートの出力端子
が論理回路(CL)の出力端子(CL)に対応すること
を特徴とする請求項1記載の電源。 3、該論理フリップフロップ回路(B1、B2)は、 ・入力端子(D、CK)と出力端子(Q、Q^*)とを
備えたD形フリップフロップ(D1、D2)と、 ・2入力ANDゲート(35、37)と、 ・2入力ORゲート(36、38)と、 ・D入力端子をQ^*出力端子に接続し、Q出力端子を
ANDゲート入力端子(35、37)の一方に接続し、
ANDゲート(35、37)の出力をORゲート入力端
子(36、38)の一方に接続し、ORゲート出力端子
をCK入力端子に接続し、他のORゲート入力端子(3
6、38)により一のフリップフロップ回路(B1、B
2)のセット入力端子(S)を構成し、他のANDゲー
ト入力端子(35、37)によりフリップフロップ回路
(B1、B2)のR入力端子を構成し、フリップフロッ
プ(D1、D2)のQ^*出力端子によりフリップフロ
ップ回路(B1、B2)のQ^*出力端子を構成するこ
とを特徴とする変圧器減磁モニタ装置を含むスイッチン
グ式電源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8800885A FR2626419B1 (fr) | 1988-01-21 | 1988-01-21 | Dispositif de surveillance de demagnetisation pour alimentation a decoupage a regulation primaire et secondaire |
| FR8800885 | 1988-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231659A true JPH01231659A (ja) | 1989-09-14 |
| JP2731567B2 JP2731567B2 (ja) | 1998-03-25 |
Family
ID=9362654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011762A Expired - Fee Related JP2731567B2 (ja) | 1988-01-21 | 1989-01-20 | スイッチング式電源 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4885673A (ja) |
| EP (1) | EP0329571B1 (ja) |
| JP (1) | JP2731567B2 (ja) |
| KR (1) | KR900012409A (ja) |
| DE (1) | DE68905507T2 (ja) |
| FR (1) | FR2626419B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649277B1 (fr) * | 1989-06-30 | 1996-05-31 | Thomson Csf | Procede et dispositif de gradation de lumiere pour lampe fluorescente d'eclairage arriere d'ecran a cristaux liquides |
| EP0419724B1 (de) * | 1989-09-29 | 1994-02-16 | Siemens Aktiengesellschaft | Schaltungsanordnung für ein Sperrwandler-Schalnetzteil |
| DE69122442T2 (de) * | 1990-07-13 | 1997-04-30 | Andre Bonnet | Magnetisches Steuerverfahren von Energieübertragung in einem statischen Konverter |
| NL9202295A (nl) * | 1992-12-30 | 1993-05-03 | Koninkl Philips Electronics Nv | Voedingsschakeling en stuurschakeling voor toepassing in een voedingsschakeling. |
| US7236086B1 (en) | 1993-06-14 | 2007-06-26 | Vlt, Inc. | Power converter configuration, control, and construction |
| CN1050242C (zh) * | 1993-06-14 | 2000-03-08 | Vlt公司 | 电源变换装置、电源变换器控制装置及其制造电源变换器的方法 |
| US5499176A (en) * | 1993-08-12 | 1996-03-12 | Toko America, Inc. | Pulse transformer circuit for isolating electrical signals |
| EP0841741B1 (en) * | 1996-11-07 | 2004-01-28 | Deutsche Thomson-Brandt Gmbh | Switched-mode power supply |
| GB9623611D0 (en) * | 1996-11-13 | 1997-01-08 | Rca Thomson Licensing Corp | High voltage regulation by switching retrace capacitors |
| KR100261035B1 (ko) * | 1997-12-31 | 2000-07-01 | 김덕중 | 스위칭 모드 전원 공급장치 |
| DE19837919A1 (de) * | 1998-08-20 | 1999-03-11 | Siemens Ag | Schaltnetzteil |
| KR100560751B1 (ko) * | 2003-12-17 | 2006-03-13 | 삼성전자주식회사 | 정전 검출 장치 |
| US7675760B2 (en) * | 2005-03-17 | 2010-03-09 | Creative Technology Ltd. | Power supply |
| RU2301438C1 (ru) * | 2005-11-07 | 2007-06-20 | Федеральное агентство по атомной энергии | Вторичный источник питания |
| RU2342691C1 (ru) * | 2007-11-26 | 2008-12-27 | Российская Федерация в лице Федерального агентства по атомной энергии | Вторичный источник питания |
| DE102007058614A1 (de) * | 2007-12-04 | 2009-06-10 | R. Stahl Schaltgeräte GmbH | Stromversorgungsanordnung mit Überwachung des Ausgangsstroms |
| US8179699B2 (en) * | 2008-12-31 | 2012-05-15 | Stmicroelectronics S.R.L. | Method for controlling a switching regulator and related switching regulator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218366B2 (ja) * | 1972-12-27 | 1977-05-21 | ||
| US4063307A (en) * | 1976-06-28 | 1977-12-13 | Teletype Corporation | Direct current power converter with start-up and protection circuits |
| US4459651A (en) * | 1982-07-01 | 1984-07-10 | Honeywell Information Systems Inc. | Regulated flyback power supply using a combination of frequency and pulse width modulation |
| DE3518195A1 (de) * | 1985-05-21 | 1986-11-27 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schutzschaltung fuer ein schaltnetzteil |
| US4692852A (en) * | 1986-06-25 | 1987-09-08 | Rca Corporation | Switching power supply with raster width stabilization |
| US4731655A (en) * | 1986-08-27 | 1988-03-15 | Rca Corporation | Protection circuit for improper line voltage |
-
1988
- 1988-01-21 FR FR8800885A patent/FR2626419B1/fr not_active Expired - Lifetime
-
1989
- 1989-01-17 DE DE89420014T patent/DE68905507T2/de not_active Expired - Fee Related
- 1989-01-17 EP EP89420014A patent/EP0329571B1/fr not_active Expired - Lifetime
- 1989-01-20 JP JP1011762A patent/JP2731567B2/ja not_active Expired - Fee Related
- 1989-01-21 KR KR1019890000665A patent/KR900012409A/ko not_active Withdrawn
- 1989-01-23 US US07/301,525 patent/US4885673A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR900012409A (ko) | 1990-08-04 |
| JP2731567B2 (ja) | 1998-03-25 |
| EP0329571A1 (fr) | 1989-08-23 |
| FR2626419A1 (fr) | 1989-07-28 |
| DE68905507D1 (de) | 1993-04-29 |
| EP0329571B1 (fr) | 1993-03-24 |
| US4885673A (en) | 1989-12-05 |
| FR2626419B1 (fr) | 1990-06-29 |
| DE68905507T2 (de) | 1993-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787264B2 (en) | Apparatus to provide synchronous rectifying circuit for flyback power converters | |
| JP2731567B2 (ja) | スイッチング式電源 | |
| US7876587B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| CN100367641C (zh) | 电源装置 | |
| US7209371B2 (en) | Method and apparatus for extending the operating range of a flyforward converter | |
| US20020154524A1 (en) | Charge pump rash current limiting circuit | |
| US5963438A (en) | Bi-directional magnetic isolator | |
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| US20180262096A1 (en) | Advanced frequency reduction of quasi-resonant converters | |
| JPS607909B2 (ja) | スイツチモ−ド電源回路 | |
| EP0466627A2 (en) | Blocking oscillator power supply for a display device | |
| CN102570803A (zh) | 多电压电源和包括其的电子装置 | |
| JP7421075B2 (ja) | スイッチング電源用半導体装置並びにスイッチング電源装置 | |
| JPS5911420A (ja) | 電圧調整器 | |
| KR20000053261A (ko) | 보조 전원 장치용 고속 리셋 회로 | |
| WO2021210288A1 (ja) | 集積回路、電源装置 | |
| US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| KR20040081015A (ko) | 마이크로프로세서, 소자 회로, 및 스위치 모드 전원장치를포함하는 장치와 각 장치를 포함하는 디스플레이 유닛 | |
| JPH02254969A (ja) | スイッチトモード電源回路 | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| US6166923A (en) | Switched-mode power supply | |
| JP3409851B2 (ja) | Dc−dcコンバータ | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP3332797B2 (ja) | 正負電圧電源回路 | |
| JP3063812B2 (ja) | 直流−直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |