JPH01231666A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH01231666A JPH01231666A JP63056068A JP5606888A JPH01231666A JP H01231666 A JPH01231666 A JP H01231666A JP 63056068 A JP63056068 A JP 63056068A JP 5606888 A JP5606888 A JP 5606888A JP H01231666 A JPH01231666 A JP H01231666A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- current
- current detection
- electrostatic induction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は静電誘導形自己消弧素子を利用したインバータ
装置に係り、特に異常電流時にも好適な静電誘導形自己
消弧素子のゲート制御を行なうことのできるゲート回路
を備えたインバータ装置に関するものである。
装置に係り、特に異常電流時にも好適な静電誘導形自己
消弧素子のゲート制御を行なうことのできるゲート回路
を備えたインバータ装置に関するものである。
従来から、直流−交流または交流−交流の電力交換装置
、いわゆるインバータ装置として静電誘導形自己消弧素
子を用いたものが知られている。
、いわゆるインバータ装置として静電誘導形自己消弧素
子を用いたものが知られている。
この静電誘導形自己消弧素子として、パワーＭＯＳＦＥ
Ｔの高速スイッチング特性とバイ−ポラ１−ランジスタ
の高電力特性をかね備えたパワー半導体素子が、多数の
呼称、すなわち、ＩＧＴ（Ｉｎｓｕｌａｔｅｄ Ｇａ
ｔｅ Ｔｒａｎｓｉｓｔ。
Ｔの高速スイッチング特性とバイ−ポラ１−ランジスタ
の高電力特性をかね備えたパワー半導体素子が、多数の
呼称、すなわち、ＩＧＴ（Ｉｎｓｕｌａｔｅｄ Ｇａ
ｔｅ Ｔｒａｎｓｉｓｔ。
ｒ）、ＩＧＢＴ （Ｉｎｓｕｌａｔｅｄ ＧａｔｅＢ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、Ｃ０ＭＦＥ
Ｔ （Ｃｏｎｄｕｃｔｉｏｎ ＭｏｄｅＦＥＴ）、あ
るいはＭＯＳゲートバイポーラトランジスタなどと称し
て提供されている。静電誘導形自己消弧素子は、例えば
ｎｐｎｐの４層構造を持ち、ゲート電圧ＶＧＥが低い範
囲ではトランジスタに近い定電流特性、ゲート電圧ＶＧ
Ｅが高くなるとサイリスタに近い低い電圧降下を示す。
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、Ｃ０ＭＦＥ
Ｔ （Ｃｏｎｄｕｃｔｉｏｎ ＭｏｄｅＦＥＴ）、あ
るいはＭＯＳゲートバイポーラトランジスタなどと称し
て提供されている。静電誘導形自己消弧素子は、例えば
ｎｐｎｐの４層構造を持ち、ゲート電圧ＶＧＥが低い範
囲ではトランジスタに近い定電流特性、ゲート電圧ＶＧ
Ｅが高くなるとサイリスタに近い低い電圧降下を示す。
しかし、静電誘導形自己消弧素子は定格最大電流以上の
電流をターンオフしようとすると、いわゆるラッチアッ
プが生じ、素子の劣作を早めてしまう恐れがある。した
がって、静電誘導形自己消弧素子の駆動にあたっては安
全動作領域を越えた使用を避けることが肝要であるが、
ゲート回路の制御方式にも工夫を凝らす必要がある。
電流をターンオフしようとすると、いわゆるラッチアッ
プが生じ、素子の劣作を早めてしまう恐れがある。した
がって、静電誘導形自己消弧素子の駆動にあたっては安
全動作領域を越えた使用を避けることが肝要であるが、
ゲート回路の制御方式にも工夫を凝らす必要がある。
このような観点から、特開昭６１−１８５０６４に記載
のように、静電誘導形自己消弧素子のコレクタ電圧ＶＣ
Ｅを検出し、この検出値に応じて該素子のゲート電圧Ｖ
ＧＥを下げることにより素子を保護するものが提供され
ている。
のように、静電誘導形自己消弧素子のコレクタ電圧ＶＣ
Ｅを検出し、この検出値に応じて該素子のゲート電圧Ｖ
ＧＥを下げることにより素子を保護するものが提供され
ている。
なお、この種、静電誘導形自己消弧素子の保護に関する
ものとして、特開昭６１−９１７２号、特開昭６１−１
８３６８号などが挙げられる。
ものとして、特開昭６１−９１７２号、特開昭６１−１
８３６８号などが挙げられる。
上記従来技術は、数ＫＨ２〜十数ＫＨｚでｐｗＭ（パル
ス幅変調）スイッチングしている主素子のコレクタ電圧
ＶＣＥを直接検出するため、ノイズの侵入などによる保
護回路の誤動作防止に十分な配慮をする必要がある６ま
た。主素子のコレクタ電圧ＶＣＥの検出には通常、抵抗
の直列接続による分圧回路が利用されるが、主素子の動
作電圧が数百７以上となると、分圧回路を構成する抵抗
の精度（抵抗値）あるいはこれらに接続される回路素子
の特性を厳密に管理しないと正確な保護動作を保つこと
が難しくなる。さらに、インバータ装置などで主素子の
数が増すと、保護回路が複雑となってしまう難点があっ
た。
ス幅変調）スイッチングしている主素子のコレクタ電圧
ＶＣＥを直接検出するため、ノイズの侵入などによる保
護回路の誤動作防止に十分な配慮をする必要がある６ま
た。主素子のコレクタ電圧ＶＣＥの検出には通常、抵抗
の直列接続による分圧回路が利用されるが、主素子の動
作電圧が数百７以上となると、分圧回路を構成する抵抗
の精度（抵抗値）あるいはこれらに接続される回路素子
の特性を厳密に管理しないと正確な保護動作を保つこと
が難しくなる。さらに、インバータ装置などで主素子の
数が増すと、保護回路が複雑となってしまう難点があっ
た。
そこで本発明は、静電誘導形自己消弧素子で構成する主
素子の正確・確実な保護動作を行なうことのできるゲー
ト回路を提供すると共に、比較的簡単な回路構成で主素
子の保護動作を行なうことのできる制御手法を提供して
ゆくことを課題とするものである。
素子の正確・確実な保護動作を行なうことのできるゲー
ト回路を提供すると共に、比較的簡単な回路構成で主素
子の保護動作を行なうことのできる制御手法を提供して
ゆくことを課題とするものである。
上記課題は、直流電力（交流電力）を交流電力に変換す
る逆変換器を介して負荷に供給する負荷電流を検出する
電流検出回路と、負荷電流の値が異常値に達したとき異
常信号を発する異常電流検出手段と、異常信号を受けて
逆変換器の静電誘導形自己消弧素子で構成する主素子の
ゲートに給電するゲート電圧を制御するゲート回路とを
備え、負荷電流が異常となった場合に主素子のゲート電
圧を制御してゆくことにより達成される。
る逆変換器を介して負荷に供給する負荷電流を検出する
電流検出回路と、負荷電流の値が異常値に達したとき異
常信号を発する異常電流検出手段と、異常信号を受けて
逆変換器の静電誘導形自己消弧素子で構成する主素子の
ゲートに給電するゲート電圧を制御するゲート回路とを
備え、負荷電流が異常となった場合に主素子のゲート電
圧を制御してゆくことにより達成される。
［作用〕
電流検出回路は主素子のコレクタ電流を間接的に検出し
、異常検出手段はこの電流値があらかじめ定めた上限値
を越えたとき異常信号を発し、グー１−回路は異常信号
を受けて主素子のゲート電圧を抑制する。それによって
、主素子のコレクタ電流が抑制できるので、該素子の短
絡耐量を強化でき、インバータ装置の信頼性を一段と向
上できる。
、異常検出手段はこの電流値があらかじめ定めた上限値
を越えたとき異常信号を発し、グー１−回路は異常信号
を受けて主素子のゲート電圧を抑制する。それによって
、主素子のコレクタ電流が抑制できるので、該素子の短
絡耐量を強化でき、インバータ装置の信頼性を一段と向
上できる。
以下、本発明の一実施例を第１図により説明する。１は
三相の交流を端子Ｒ，Ｓ、Ｔで受は直流に変換するダイ
オードブリッジで構成した順変換器、３は整流した直流
を平滑化するコンデンサ、２は平滑化された直流を任意
の電圧・周波数の交流に変換する逆変換器である。
三相の交流を端子Ｒ，Ｓ、Ｔで受は直流に変換するダイ
オードブリッジで構成した順変換器、３は整流した直流
を平滑化するコンデンサ、２は平滑化された直流を任意
の電圧・周波数の交流に変換する逆変換器である。
４は順変換器１から逆変換器２に供給される電流を検出
するため両度換器を結ぶ直流母線に設けた検出器、５は
交流機である逆変換器２の出力端子Ｕ、Ｖ、Ｗに負荷と
して接続した誘導電動機である。６は前記逆変換器２中
のスイッチング素子である静電誘導形自己消弧素子（以
下、単に主素子と呼ぶ）１１を駆動するゲート回路、７
はインバータ装置全体の制御をつかさどる制御回路、８
は検出器４の検出値を増幅・処理する電流検出回路、９
は前記逆変換器２の出力周波数をあらかじめ設定する周
波数設定器である。
するため両度換器を結ぶ直流母線に設けた検出器、５は
交流機である逆変換器２の出力端子Ｕ、Ｖ、Ｗに負荷と
して接続した誘導電動機である。６は前記逆変換器２中
のスイッチング素子である静電誘導形自己消弧素子（以
下、単に主素子と呼ぶ）１１を駆動するゲート回路、７
はインバータ装置全体の制御をつかさどる制御回路、８
は検出器４の検出値を増幅・処理する電流検出回路、９
は前記逆変換器２の出力周波数をあらかじめ設定する周
波数設定器である。
このようなインバータ装置の基本構成および動作につい
てはすでに公知であるから細部の説明は避けるが、例え
ば周波数設定器９で設定した設定値に従い逆変換器２よ
りパルス幅変調された周波数の交流電力が誘導電動機５
に給電されるよう、必要なＰＷＭ（パルス幅変調）スイ
ッチング信号が制御回路７内で作られ、ゲート回路６を
介して、逆変換器２を構成する各主素子（三相交流電流
を得る場合は通常６個）に分配・給電される。
てはすでに公知であるから細部の説明は避けるが、例え
ば周波数設定器９で設定した設定値に従い逆変換器２よ
りパルス幅変調された周波数の交流電力が誘導電動機５
に給電されるよう、必要なＰＷＭ（パルス幅変調）スイ
ッチング信号が制御回路７内で作られ、ゲート回路６を
介して、逆変換器２を構成する各主素子（三相交流電流
を得る場合は通常６個）に分配・給電される。
さらに説明を続けると、実施例においては電流検出回路
８内に、ここで検出した電流値があらかじめ定めた上限
値を越えたとき異常信号を発する異常検出手段８１を設
け、この異常検出手段８１の異常信号を受けて主素子１
１に給電するゲート電圧ＶＧＥを正常時のゲート電圧よ
り低い値に抑制するゲート回路６を設けている。
８内に、ここで検出した電流値があらかじめ定めた上限
値を越えたとき異常信号を発する異常検出手段８１を設
け、この異常検出手段８１の異常信号を受けて主素子１
１に給電するゲート電圧ＶＧＥを正常時のゲート電圧よ
り低い値に抑制するゲート回路６を設けている。
したがって、実施例においては負荷である誘導電動機５
に給電される負荷電流を直流母線に設けた一個の検出器
４、電流検出回路８を介して間接的に検出し、この検出
値が過負荷あるいは負荷短絡などの理由で異常値に達し
た場合、異常電流検出手段８１の異常信号を受けてゲー
ト回路６は主素子１１を安全にしゃ断できる電圧値にゲ
ート電圧ＶＧＥを抑制する。こ九により、主素子１１は
ラッチアップを避けながら安全にしゃ断される。
に給電される負荷電流を直流母線に設けた一個の検出器
４、電流検出回路８を介して間接的に検出し、この検出
値が過負荷あるいは負荷短絡などの理由で異常値に達し
た場合、異常電流検出手段８１の異常信号を受けてゲー
ト回路６は主素子１１を安全にしゃ断できる電圧値にゲ
ート電圧ＶＧＥを抑制する。こ九により、主素子１１は
ラッチアップを避けながら安全にしゃ断される。
次に、第２図により実施例の電流検出回路８、異常電流
検出手段８１、ゲート回路６の細部構成について説明す
る。すなわち、ブリッジ接続されたダイオードＤｉ、Ｄ
２．Ｄ３．Ｄ４とコンデンサＣＡＬ、ＣＡ２から成るゲ
ート電源の正極はＮＰＮ）−ランジスタＱ３のコレクタ
に接続されている。増幅用のＮＰＮトランジスタＱ３と
ＰＮＰ トランジス９．０４とはコンプリメンタリ接続
されており、そのベースはトランジスタＱ２のコレクタ
に、またエミッタは抵抗ＲＩＯを介して主素子１１のゲ
ートに共通接続される。また、ＰＮＰ ｌ−ランジスタ
Ｑ４のコレクタはゲート電流の負極に接続される。トラ
ンジスタＱ２のコレクタは抵抗Ｒ７を介してゲート電源
の正極に、ベースはトランジスタＱ１のコレクタに接続
される。トランジスタＱ１のコレクタは抵抗Ｒ６を介し
てゲート電圧の正極に、トランジスタＱｌ、Ｑ２のエミ
ッタは電源の負極にそれぞれ接続される。さらにトラン
ジスタＱ１のベースはフォトカプラＰＣＩのフォトトラ
ンジスタ部、抵抗Ｒ５を介してゲート電流の正極に接続
される。ゲート電源の中性極は主素子１１のエミッタに
接続され、主素子１１のゲート・エミッタ間にはトラン
ジスタＱ５が、すなわち、トランジスタＱ５のコレクタ
は抵抗Ｒ１１を介して主素子１１のゲートに、エミッタ
は主素子のエミッタに接続される。トランジスタＱ５の
ベースはフォトカプラＰＣ２のフォトトランジスタ部、
抵抗Ｒ４を介してゲート電源の正極に接続される。
検出手段８１、ゲート回路６の細部構成について説明す
る。すなわち、ブリッジ接続されたダイオードＤｉ、Ｄ
２．Ｄ３．Ｄ４とコンデンサＣＡＬ、ＣＡ２から成るゲ
ート電源の正極はＮＰＮ）−ランジスタＱ３のコレクタ
に接続されている。増幅用のＮＰＮトランジスタＱ３と
ＰＮＰ トランジス９．０４とはコンプリメンタリ接続
されており、そのベースはトランジスタＱ２のコレクタ
に、またエミッタは抵抗ＲＩＯを介して主素子１１のゲ
ートに共通接続される。また、ＰＮＰ ｌ−ランジスタ
Ｑ４のコレクタはゲート電流の負極に接続される。トラ
ンジスタＱ２のコレクタは抵抗Ｒ７を介してゲート電源
の正極に、ベースはトランジスタＱ１のコレクタに接続
される。トランジスタＱ１のコレクタは抵抗Ｒ６を介し
てゲート電圧の正極に、トランジスタＱｌ、Ｑ２のエミ
ッタは電源の負極にそれぞれ接続される。さらにトラン
ジスタＱ１のベースはフォトカプラＰＣＩのフォトトラ
ンジスタ部、抵抗Ｒ５を介してゲート電流の正極に接続
される。ゲート電源の中性極は主素子１１のエミッタに
接続され、主素子１１のゲート・エミッタ間にはトラン
ジスタＱ５が、すなわち、トランジスタＱ５のコレクタ
は抵抗Ｒ１１を介して主素子１１のゲートに、エミッタ
は主素子のエミッタに接続される。トランジスタＱ５の
ベースはフォトカプラＰＣ２のフォトトランジスタ部、
抵抗Ｒ４を介してゲート電源の正極に接続される。
さらにインバータｉＣ１はフォトカプラＰＣＩの発行ダ
イオード部、抵抗Ｒ１３を介して制御電源に接続される
。
イオード部、抵抗Ｒ１３を介して制御電源に接続される
。
１０は検出器４の信号を受ける絶対値回路であり、これ
の出力信号は異常電流検出器段８１を構成するコンパレ
ータＣＰの正極に入力される。コンパレータＣＰの負荷
には直列に接続した抵抗Ｒ１、Ｒ２の接続点が接続され
、出力端子にはフォトカプラＰＣ２の発行ダイオード部
が接続される。
の出力信号は異常電流検出器段８１を構成するコンパレ
ータＣＰの正極に入力される。コンパレータＣＰの負荷
には直列に接続した抵抗Ｒ１、Ｒ２の接続点が接続され
、出力端子にはフォトカプラＰＣ２の発行ダイオード部
が接続される。
すなわち、このコンパレータＣＰは、抵抗Ｒ１゜Ｒ２の
値を適当に選択することにより、検出器４の検出した検
出値が、ある値（抵抗Ｒ１、Ｒ２の選定により設定した
異常値）に達したときフォトカプラＰＣ２を介して異常
信号を発することになる。
値を適当に選択することにより、検出器４の検出した検
出値が、ある値（抵抗Ｒ１、Ｒ２の選定により設定した
異常値）に達したときフォトカプラＰＣ２を介して異常
信号を発することになる。
さて、制御回路７から受けたＰＷＭスイッチング信号に
よりインバータｉＣ１の出力が”Ｌ Ｉ＋の場合には、
フォトカプラＰＣＩがオンとなり、トランジスタＱ１．
Ｑ３がオン状態になり、主索子１１のゲートに正のゲー
ト電圧が印加され主素子１１はオン状態となる。
よりインバータｉＣ１の出力が”Ｌ Ｉ＋の場合には、
フォトカプラＰＣＩがオンとなり、トランジスタＱ１．
Ｑ３がオン状態になり、主索子１１のゲートに正のゲー
ト電圧が印加され主素子１１はオン状態となる。
一方、インバータｊｃｌの出力が’Ｈ”の場合にはフォ
トカプラｐｃｉがオフとなる為トランジスタＱ２、Ｑ４
がオン状態になり主素子１１に負のゲート電圧が印加さ
れオフ状態になる。このようにインバータｉｃｌの入力
信号に従い主素子１１にオン・オフ状態のスイッチング
を行なわせる事ができる。
トカプラｐｃｉがオフとなる為トランジスタＱ２、Ｑ４
がオン状態になり主素子１１に負のゲート電圧が印加さ
れオフ状態になる。このようにインバータｉｃｌの入力
信号に従い主素子１１にオン・オフ状態のスイッチング
を行なわせる事ができる。
ここで何らかの要因で第３図（ａ）の如き負荷短絡が時
刻ｔｌで発生した場合、異常なコレクタ電流Ｉｃが主素
子１１に流れる為この電流を検出してすみやかにゲート
を遮断しなければ主素子１１を破壊せしめてしまう。こ
の遮断までの時間ｔｗ１が静電誘導形自己消弧素子の場
合には極めて短かくなければならないという大きな欠点
を有している。−射的にはｔ ｗ １ ＜ １０μｓｅ
ｃとなっており、通常のバイポーラトランジスタのｔｗ
（５０μｓｅｃに比べ著しく敏感な素子であるといえ−
］ ２ − る。
刻ｔｌで発生した場合、異常なコレクタ電流Ｉｃが主素
子１１に流れる為この電流を検出してすみやかにゲート
を遮断しなければ主素子１１を破壊せしめてしまう。こ
の遮断までの時間ｔｗ１が静電誘導形自己消弧素子の場
合には極めて短かくなければならないという大きな欠点
を有している。−射的にはｔ ｗ １ ＜ １０μｓｅ
ｃとなっており、通常のバイポーラトランジスタのｔｗ
（５０μｓｅｃに比べ著しく敏感な素子であるといえ−
］ ２ − る。
この事は静電誘専形自己消弧素子を用いて装置を製作す
る場合、上記異常電流検出器を含めた回路を極めて敏感
に設計しなければならない事を意味する。又この事は装
置としてのノイズ耐量アップを困難にする大きな要因に
もなる。
る場合、上記異常電流検出器を含めた回路を極めて敏感
に設計しなければならない事を意味する。又この事は装
置としてのノイズ耐量アップを困難にする大きな要因に
もなる。
実施例は上記点に鑑みなされたものであり、第３図（ｂ
）の如く例えば負荷短絡が時刻ｔ１で発生したとすると
、電流検出器４にてこの異常電流を検出し第２図の如く
コンパレータＣＰにてフォトカプラｐｃ２を駆動し、ト
ランジスタＱ５をオンにする。
）の如く例えば負荷短絡が時刻ｔ１で発生したとすると
、電流検出器４にてこの異常電流を検出し第２図の如く
コンパレータＣＰにてフォトカプラｐｃ２を駆動し、ト
ランジスタＱ５をオンにする。
このように動作させる事により抵抗Ｒ１１を介して主素
子のゲート電圧ＶＧＥを第３図（ｂ）の如く制御（中性
電位側に引き下げ）し、コレクタ電流ＩＣのピーク値を
抑制する事により遮断までの時間ｔｗ２を前記ｔｗｌよ
り長くする事ができる。
子のゲート電圧ＶＧＥを第３図（ｂ）の如く制御（中性
電位側に引き下げ）し、コレクタ電流ＩＣのピーク値を
抑制する事により遮断までの時間ｔｗ２を前記ｔｗｌよ
り長くする事ができる。
この事は素子である静電誘導形自己消弧素子の信頼性を
向上できるだけではなく、装置としてのノイズ耐量をア
ップする事ができ装置全体としての信頼性を向上できる
という効果がある。
向上できるだけではなく、装置としてのノイズ耐量をア
ップする事ができ装置全体としての信頼性を向上できる
という効果がある。
なお、実施例においては負荷電流として逆変換器２に給
電する直流母線上の電流値を流用したが、これは、異常
電流として直流側の電流のみではなく誘導伝導機５への
相電流（ｉｕ、ｉｖ、ｉｗ）も同時に検出するとより信
頼性の高い装置が提供できる。
電する直流母線上の電流値を流用したが、これは、異常
電流として直流側の電流のみではなく誘導伝導機５への
相電流（ｉｕ、ｉｖ、ｉｗ）も同時に検出するとより信
頼性の高い装置が提供できる。
というのは、ＰＷＭ制御の場合６ケの主素子のうち上ア
ーム３個あるいは下アーム３個が同時にオン状態となる
同相モード（零次ベクトルモード）が必ず発生する。特
に、誘導電動機５をインバータ装置にて急減速した場合
、この同相モードにより誘導電動機５と逆変換器２との
間のみで大きな環流電流が流れる事は周知である。
ーム３個あるいは下アーム３個が同時にオン状態となる
同相モード（零次ベクトルモード）が必ず発生する。特
に、誘導電動機５をインバータ装置にて急減速した場合
、この同相モードにより誘導電動機５と逆変換器２との
間のみで大きな環流電流が流れる事は周知である。
この環流電流を相電流検出器（少なくとも２個以上）で
検出し、前記直流電流検出回路との検出信号と○Ｒ（論
理和）回路を構成すればより信頼性の高い装置を提供で
きる。
検出し、前記直流電流検出回路との検出信号と○Ｒ（論
理和）回路を構成すればより信頼性の高い装置を提供で
きる。
この場合も、相電流検出には２個の検出器で十分であり
、直流母線電流の検出器と合わせて、３個の検出器で負
荷電流の値を確実に把握することができる。
、直流母線電流の検出器と合わせて、３個の検出器で負
荷電流の値を確実に把握することができる。
また、実施例においては主素子のゲートに接続したトラ
ンジスタを異常電流時に制御し、このゲート電圧を中性
電位側に引き下げたが、これはゲート電源の電源電圧を
直接引き下げても同様の効果が得られることは自明であ
る。
ンジスタを異常電流時に制御し、このゲート電圧を中性
電位側に引き下げたが、これはゲート電源の電源電圧を
直接引き下げても同様の効果が得られることは自明であ
る。
第４図は他の異常電流検出手段８１の実施例を示すブロ
ック図である。１２．１３は時定数の異なるフィルター
回路であり、ノイズ等の誤動作信号は時定数の長いフィ
ルター回路１３でカットし、異常時には比較器１５を通
してラッチ回路１７を通過後主素子のゲートを遮断する
。この場合には時定数の短いフィルター回路１２は通過
するから比較器１４を通して信号Ａにより先にゲートの
電圧制御を実行し、この後に、信号Ｂによりゲートを逆
バイアスして遮断し、主素子を保護する事ができる。
ック図である。１２．１３は時定数の異なるフィルター
回路であり、ノイズ等の誤動作信号は時定数の長いフィ
ルター回路１３でカットし、異常時には比較器１５を通
してラッチ回路１７を通過後主素子のゲートを遮断する
。この場合には時定数の短いフィルター回路１２は通過
するから比較器１４を通して信号Ａにより先にゲートの
電圧制御を実行し、この後に、信号Ｂによりゲートを逆
バイアスして遮断し、主素子を保護する事ができる。
また、１６はカウント回路でフィルター１３は通過しな
いがフィルター１２は通過する信号を比較器１４で検知
し、この通過数をカウントし、これがある定められた回
数に達するとラッチ回路１７へ信号を送り主素子のゲー
ト遮断を行なう。この場合のカウント数は、ある時間内
の値とし、この時間が超過するとクリアーするようにタ
イマがセットされている。
いがフィルター１２は通過する信号を比較器１４で検知
し、この通過数をカウントし、これがある定められた回
数に達するとラッチ回路１７へ信号を送り主素子のゲー
ト遮断を行なう。この場合のカウント数は、ある時間内
の値とし、この時間が超過するとクリアーするようにタ
イマがセットされている。
この場合にも先にゲート電圧制御信号Ａが動作している
点については上記同様である。
点については上記同様である。
第５図はゲート回路の他の実施例である。第２図と異な
る点は、コンパレータＣＰの入力極性を逆に接続すると
共に、トランジスタＱ５がノーマリ−ＯＮである事で、
異常電流時にオフする。すなわち、トランジスタＱ３の
コレクタはトランジスタＱ５のエミッタ・コレクタを介
して、またトランジスタＱ５のベースは抵抗Ｒ４、フォ
トカプラＰＣ２のフォトトランジスタ部を介してゲート
電流の正極側にそれぞれ接続される。また、トランジス
タＱ５のコレクタ・エミッタ間には抵抗Ｒ１１が接続さ
れる。すなわち、正常時はトランジスタＱ５により抵抗
Ｒ１１が短絡され、ゲート電圧が直接的に主素子１１の
ゲートに供給され、異常電流時は抵抗Ｒ１１を介してゲ
ート電圧が抑制された形で給電されるものである。
る点は、コンパレータＣＰの入力極性を逆に接続すると
共に、トランジスタＱ５がノーマリ−ＯＮである事で、
異常電流時にオフする。すなわち、トランジスタＱ３の
コレクタはトランジスタＱ５のエミッタ・コレクタを介
して、またトランジスタＱ５のベースは抵抗Ｒ４、フォ
トカプラＰＣ２のフォトトランジスタ部を介してゲート
電流の正極側にそれぞれ接続される。また、トランジス
タＱ５のコレクタ・エミッタ間には抵抗Ｒ１１が接続さ
れる。すなわち、正常時はトランジスタＱ５により抵抗
Ｒ１１が短絡され、ゲート電圧が直接的に主素子１１の
ゲートに供給され、異常電流時は抵抗Ｒ１１を介してゲ
ート電圧が抑制された形で給電されるものである。
この実施例においても、先に第２図で説明したと同様な
効果が得られるものである。
効果が得られるものである。
第６図はさらに他の実施例であり先に説明した第３図（
ｂ）と同様な動作を示すものであるが異なる点は、異常
電流時のオフゲート電圧−ＶＧＥを零にする事である。
ｂ）と同様な動作を示すものであるが異なる点は、異常
電流時のオフゲート電圧−ＶＧＥを零にする事である。
これは静電誘導型自己消弧素子の最終段がバイポーラト
ランジスタにより構成されている事に着目したものであ
る。
ランジスタにより構成されている事に着目したものであ
る。
バイポーラトランジスタの逆バイアス安全動作領域（Ｒ
ＢＳＯＡ）は、逆バイアス電流の大きさに依存しそれが
小さい程ＲＢＳＯＡを広く出来る事は周知の事である。
ＢＳＯＡ）は、逆バイアス電流の大きさに依存しそれが
小さい程ＲＢＳＯＡを広く出来る事は周知の事である。
この点に鑑み第６図（ａ）の如く逆バイアス用ゲート電
圧−ＶＧＥを零にする事によりソフトにコレクタ電流Ｉ
Ｃを遮断する事が出来、遮断時の電圧のはね上りを抑制
できる。このように制御する事により第６図（ｂ）の如
＜ＲＢＳＯＡを広く出来る事は上記バイポーラトランジ
スタと同様であり、素子あるいは装置としての信頼性を
更に向」二する事が可能である。
圧−ＶＧＥを零にする事によりソフトにコレクタ電流Ｉ
Ｃを遮断する事が出来、遮断時の電圧のはね上りを抑制
できる。このように制御する事により第６図（ｂ）の如
＜ＲＢＳＯＡを広く出来る事は上記バイポーラトランジ
スタと同様であり、素子あるいは装置としての信頼性を
更に向」二する事が可能である。
本発明によれば、負荷短絡のような異常電流時に静電誘
導型自己消弧素子のゲー１へ電圧を制御する事により、
素子の短絡耐量を強化する事ができ素子の信頼性を一段
と向上できるという効果がある。
導型自己消弧素子のゲー１へ電圧を制御する事により、
素子の短絡耐量を強化する事ができ素子の信頼性を一段
と向上できるという効果がある。
更に、素子を含めたインバータ装置としてのノイズ耐量
を一段と向上でき、装置全体としての信頼性を向上でき
るという利点を兼ね備えた効果がある。
を一段と向上でき、装置全体としての信頼性を向上でき
るという利点を兼ね備えた効果がある。
第１図は本発明の一つの実施例の基本的な構成を示すブ
ロック図、第２図は実施例のゲート回路の詳細構成を示
す図、第３図（ａ）、（ｂ）はそれぞれ本発明の実施前
・後の静電誘導型自己消弧素子のコレクタ・エミッタ間
電圧、コレクタ電流、ゲート・エミッタ間電圧の変化を
示す波形図、第４図は本発明の詳細な説明するためのブ
ロック図、第５図は他の実施例のゲート回路の詳細構成
を示す図、第６図（ａ）、（ｂ）はそれぞれ負荷短絡時
のコレクタ・エミッタ間電圧、コレクタ電流、ゲート・
エミッタ間電圧などの変化を示す波形図である。 １：順変換器、２：逆変換器、３：平滑コンデンサ、４
：電流検出器、５：交流器、６：ゲート回路、７：制御
回路、８：電流検出回路、９：周波数設定器、１０：絶
対値回路、１１：静電誘導型自己消弧素子、８１：異常
電流検出手段、ＣＰ＝比較器、ｉｃｌ：インバータ、Ｐ
ＣＩ、ＰＣ２：フォトカプラ、Ｑ１〜Ｑ５：トランジス
タ、Ｄ１〜Ｄ４：ダイオード、ＣＡＬ、ＣＡ２ ：電解
コンデンサ、Ｃ１：コンデンサ、Ｒ１−Ｒ１３：抵抗、
■ｃ：コレクタを流、ＶＣＥ ：コレクタ・エミッタ間
電圧、ＶＧＥ ：ゲート・エミッタ間電圧、ｔｗｌ、４
ｗ２：短絡幅、１２．１３：フィルター ゛回路、
１４．１５：比較器、１６：カウント回路、１７：ラッ
チ回路、ＶＲＩ、ＶＲ２：可変抵抗、Ａ：ゲート電圧制
御信号、Ｂ：ゲート遮断信号、ＲＢＳＯＡ：逆バイアス
時の安全動作領域、３ 圀
ロック図、第２図は実施例のゲート回路の詳細構成を示
す図、第３図（ａ）、（ｂ）はそれぞれ本発明の実施前
・後の静電誘導型自己消弧素子のコレクタ・エミッタ間
電圧、コレクタ電流、ゲート・エミッタ間電圧の変化を
示す波形図、第４図は本発明の詳細な説明するためのブ
ロック図、第５図は他の実施例のゲート回路の詳細構成
を示す図、第６図（ａ）、（ｂ）はそれぞれ負荷短絡時
のコレクタ・エミッタ間電圧、コレクタ電流、ゲート・
エミッタ間電圧などの変化を示す波形図である。 １：順変換器、２：逆変換器、３：平滑コンデンサ、４
：電流検出器、５：交流器、６：ゲート回路、７：制御
回路、８：電流検出回路、９：周波数設定器、１０：絶
対値回路、１１：静電誘導型自己消弧素子、８１：異常
電流検出手段、ＣＰ＝比較器、ｉｃｌ：インバータ、Ｐ
ＣＩ、ＰＣ２：フォトカプラ、Ｑ１〜Ｑ５：トランジス
タ、Ｄ１〜Ｄ４：ダイオード、ＣＡＬ、ＣＡ２ ：電解
コンデンサ、Ｃ１：コンデンサ、Ｒ１−Ｒ１３：抵抗、
■ｃ：コレクタを流、ＶＣＥ ：コレクタ・エミッタ間
電圧、ＶＧＥ ：ゲート・エミッタ間電圧、ｔｗｌ、４
ｗ２：短絡幅、１２．１３：フィルター ゛回路、
１４．１５：比較器、１６：カウント回路、１７：ラッ
チ回路、ＶＲＩ、ＶＲ２：可変抵抗、Ａ：ゲート電圧制
御信号、Ｂ：ゲート遮断信号、ＲＢＳＯＡ：逆バイアス
時の安全動作領域、３ 圀
Claims (1)
- 【特許請求の範囲】 １、直流電流を交流電力に変換するために静電誘導形自
己消弧素子を含んで成る逆変換器と、この逆変換器を介
して負荷に供給する負荷電流を検出する電流検出回路と
、 この電流検出回路の検出した負荷電流の値が、あらかじ
め定めた上限を越えたとき、異常信号を発する異常電流
検出手段と、 この異常電流検出手段の異常信号を受けて前記逆変換器
の静電誘導形自己消弧素子のゲートに給電するゲート電
圧を制御するゲート回路とを備えたインバータ装置。 ２、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに給電するゲート電圧を、正
常時のゲート電圧より低い値に制御する前記ゲート回路
を設けた請求項１記載のインバータ装置。 ３、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに給電するゲート電圧をゼロ
とする前記ゲート回路を設けた請求項１記載のインバー
タ装置。 ４、交流電力を直流電力に変換し、前記逆変換器に供給
する順変換器を備え、 この順変換器から前記逆変換器に給電する直流電流を前
記負荷電流として検出する前記電流検出回路を設けた請
求項１記載のインバータ装置。 ５、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに給電するゲート電圧を、正
常時のゲート電圧より低い値に制御する前記ゲート回路
を設けた請求項４記載のインバータ装置。 ６、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに給電するゲート電圧をゼロ
とする前記ゲート回路を設けた請求項４記載のインバー
タ装置。 ７、前記逆変換器より負荷に供給する負荷電流を検出す
る前記電流検出回路を設けた請求項１記載のインバータ
装置。 ８、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに供給するゲート電圧を、正
常時のゲート電圧より低い値に制御する前記ゲート回路
を設けた請求項７記載のインバータ装置。 ９、前記異常電流検出手段の異常信号を受けて、静電誘
導形自己消弧素子のゲートに給電するゲート電圧をゼロ
とする前記ゲート回路を設けた請求項７記載のインバー
タ装置。 １０、交流電圧を直流電圧に変換する順変換器と、この
順変換器から給電される直流電力を交流電力に変換する
ため静電誘導形自己消弧素子を含んで成る逆変換器と、 前記順変換器から前記逆変換器に給電する給電電流を検
出する第１の電流検出回路と、 前記逆変換器より負荷に供給する負荷電流を検出する第
２の電流検出回路と、 前記第１・第２の電流検出回路の検出した給電電流ある
いは負荷電流の値が、あらかじめ定めた上限を越えたと
き、異常信号を発する異常電流検出手段と、 この異常電流検出手段の異常信号を受けて前記逆変換器
の静電誘導形自己消弧素子のゲートに給電するゲート電
圧を、正常時のゲート電圧より低い値に制御するゲート
回路とを備えたインバータ装置。 １１、前記異常電流検出手段の異常信号を受けて、静電
誘導形自己消弧素子のゲートに給電するゲート電圧をゼ
ロとする前記ゲート回路を設けた請求項１０記載のイン
バータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056068A JPH01231666A (ja) | 1988-03-11 | 1988-03-11 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056068A JPH01231666A (ja) | 1988-03-11 | 1988-03-11 | インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01231666A true JPH01231666A (ja) | 1989-09-14 |
Family
ID=13016764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056068A Pending JPH01231666A (ja) | 1988-03-11 | 1988-03-11 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01231666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456955B1 (ko) * | 2002-10-22 | 2004-11-10 | 삼성전자주식회사 | 브러시리스 직류 모터의 제어 장치 및 방법 |
| JP2006166676A (ja) * | 2004-12-10 | 2006-06-22 | Sumitomo Electric Ind Ltd | 保護装置および当該保護装置が組み込まれた電力制御装置 |
-
1988
- 1988-03-11 JP JP63056068A patent/JPH01231666A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456955B1 (ko) * | 2002-10-22 | 2004-11-10 | 삼성전자주식회사 | 브러시리스 직류 모터의 제어 장치 및 방법 |
| JP2006166676A (ja) * | 2004-12-10 | 2006-06-22 | Sumitomo Electric Ind Ltd | 保護装置および当該保護装置が組み込まれた電力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5687049A (en) | Method and circuit for protecting power circuits against short circuit and over current faults | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| EP3767315A1 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| JP3813240B2 (ja) | スイッチ駆動回路 | |
| US6396721B1 (en) | Power converter control device and power converter thereof | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US7315439B2 (en) | Method and circuit arrangement for limiting an overvoltage | |
| US10742204B2 (en) | Semiconductor device and power module | |
| JP2018057105A (ja) | 半導体駆動装置ならびにこれを用いた電力変換装置 | |
| JPS60157196A (ja) | Ｘ線発生器用のインバ−タ可変無駄時間 | |
| US6646843B1 (en) | Short circuited semiconductor switch detection | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| JPH10337046A (ja) | 電力変換装置 | |
| CN117916969A (zh) | 用于保护电流馈电变换器免受过电压影响的方法 | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| JPH01231666A (ja) | インバータ装置 | |
| WO2018034084A1 (ja) | 半導体モジュール、半導体モジュールに使われるスイッチング素子の選定方法、及びスイッチング素子のチップ設計方法 | |
| EP0146855A2 (en) | Shoot-Thru protection for X-Ray Generator Inverter | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| KR100807547B1 (ko) | 인버터용 반도체 스위치의 구동회로 | |
| KR20180092696A (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JP3764259B2 (ja) | インバータ装置 |