JPH01232855A - 通信方式 - Google Patents
通信方式Info
- Publication number
- JPH01232855A JPH01232855A JP63059644A JP5964488A JPH01232855A JP H01232855 A JPH01232855 A JP H01232855A JP 63059644 A JP63059644 A JP 63059644A JP 5964488 A JP5964488 A JP 5964488A JP H01232855 A JPH01232855 A JP H01232855A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- signal
- level
- cpu
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえば複数のセントラル・プロセシング・
ユニット(以下、CPUという)間の通信方式、特に通
信異常時の復帰方式に関する。
ユニット(以下、CPUという)間の通信方式、特に通
信異常時の復帰方式に関する。
従来の技術
第5図は、従来の通信方式のブロック図である。
スレーブCPU20がマスタCPUl0にデータを伝送
しようとする場き、スレーブCPU20はリクエスト信
号をボートP22からラインi1に送信し、マスタcp
u i oはボートP12でリクエスト信号を受信する
。マスタcputoが受信可能であれば、ボートPIO
からライン12に受信可能信号を送信し、スレーブCP
U20はボートP20で受信可能信号を受信する。
しようとする場き、スレーブCPU20はリクエスト信
号をボートP22からラインi1に送信し、マスタcp
u i oはボートP12でリクエスト信号を受信する
。マスタcputoが受信可能であれば、ボートPIO
からライン12に受信可能信号を送信し、スレーブCP
U20はボートP20で受信可能信号を受信する。
上述の手続を終えた後、スレーブCPU20は、ボート
P21からラインe3にデータを送信することになる。
P21からラインe3にデータを送信することになる。
そして、マスタCPUl0が全データの受信を認識した
とき、スレーブCPU20に対し、アクノリッジ信号を
送信し、マスクCPU10とスレーブCPU20とのデ
ータ送受信は完了する。
とき、スレーブCPU20に対し、アクノリッジ信号を
送信し、マスクCPU10とスレーブCPU20とのデ
ータ送受信は完了する。
しかしながら、スレーブCPU20の通信プログラムが
何らかの理由により実行されなくなったとき、すなわち
、スレーブCPU20がソフト的なループ処理に陥った
とき、あるいは暴走したとき、マスタCPU 10が通
信コマンドを使って、スレーブCPU20を初期化する
ことが不可能となる、このようなとき、マスタCPtJ
10はボートP13から初期化信号をライン14を介し
てスレーブCPtJ20のボートP23へ送信し、スレ
ーブCPU20を強制的に初期化する必要がある。
何らかの理由により実行されなくなったとき、すなわち
、スレーブCPU20がソフト的なループ処理に陥った
とき、あるいは暴走したとき、マスタCPU 10が通
信コマンドを使って、スレーブCPU20を初期化する
ことが不可能となる、このようなとき、マスタCPtJ
10はボートP13から初期化信号をライン14を介し
てスレーブCPtJ20のボートP23へ送信し、スレ
ーブCPU20を強制的に初期化する必要がある。
通常、ボートP23として外部割込端子が使われる。
発明が解決しようとする課題
上述したように、スレーブCPtJ20の通信プログラ
ムに異常が生じたとき、スレーブCPU20を初期化す
るための専用線e4が必要であった。
ムに異常が生じたとき、スレーブCPU20を初期化す
るための専用線e4が必要であった。
また、初期化専用線14け通信異常時という、極めてま
れな時に使用され、正電時は不要な配線である。
れな時に使用され、正電時は不要な配線である。
課題を解決するための手段
本発明は、一方通信装置と、他方通信装置との間で単一
の信号ラインを介して通信要求信号を出力して送信を開
始する通信方式であって、一方通信装置は、他方通信装
置から通信要求信号が出力された際にこれを保持する保
持手段を含み、 該保持手段出力によって前記一方通信装置を初期化する
ようにしたことを特徴とする通信方式である。
の信号ラインを介して通信要求信号を出力して送信を開
始する通信方式であって、一方通信装置は、他方通信装
置から通信要求信号が出力された際にこれを保持する保
持手段を含み、 該保持手段出力によって前記一方通信装置を初期化する
ようにしたことを特徴とする通信方式である。
作 用
本発明に従えば、一方通信装置から他方通信装置に通信
を開始するにあたって、一方通信装置は他方通信装置に
単一のラインを介して送信要求信号を出力する。他方通
信装置がこの通信要求信号を受信したのち、一方通信装
置は所望の通信を開女合する。
を開始するにあたって、一方通信装置は他方通信装置に
単一のラインを介して送信要求信号を出力する。他方通
信装置がこの通信要求信号を受信したのち、一方通信装
置は所望の通信を開女合する。
一方、前記他方通信装置が一方通信装置に対して、当該
単一ラインに通信要求信号を出力すると、一方通信装置
の保持手段は当該信号を保持する。
単一ラインに通信要求信号を出力すると、一方通信装置
の保持手段は当該信号を保持する。
この保持手段出力によって、一方通信装置は初期化され
る。これにより一方通信装置のソフト的異常時でも、こ
れを強制的に初期化でき、さらに、前記一方通信装置を
初期化する命令を転送する専用の信号ラインを省くこと
ができ、構成を格段に簡略化できる。
る。これにより一方通信装置のソフト的異常時でも、こ
れを強制的に初期化でき、さらに、前記一方通信装置を
初期化する命令を転送する専用の信号ラインを省くこと
ができ、構成を格段に簡略化できる。
実施例
第1図に本発明の一実施例の回路図を示す、−方通信装
置であるスレーブCPU20から他方通信装置であるマ
スタCPUl0へのデータ転送手続を第2図のスレーブ
CPU20の通信プログラムに従って説明する。スレー
ブCPU20がマスタCPULOにデータ転送の必要が
生じたとき、スレーブCPU20は通信初期化信号が単
一の信号ラインであるリクエスト信号線16上に存在す
るか否かを判断する(ステップ5PI)。すなわち、ス
レーブCPU20は、ボートP2の電圧レベルを判断す
る。
置であるスレーブCPU20から他方通信装置であるマ
スタCPUl0へのデータ転送手続を第2図のスレーブ
CPU20の通信プログラムに従って説明する。スレー
ブCPU20がマスタCPULOにデータ転送の必要が
生じたとき、スレーブCPU20は通信初期化信号が単
一の信号ラインであるリクエスト信号線16上に存在す
るか否かを判断する(ステップ5PI)。すなわち、ス
レーブCPU20は、ボートP2の電圧レベルを判断す
る。
もし、リクエスト信号線16上に通信初期化信号が送出
されていると、リクエスト信号線16は“L ”レベル
となるから、入力バッファとして機箭するトランジスタ
26はオフとなる。したがって、トランジスタ26のコ
レクタ端子電圧はプルアップ抵抗27に結線された電源
端子28とほぼ同電位となり、ボートP2は“Ho“レ
ベルとなる。
されていると、リクエスト信号線16は“L ”レベル
となるから、入力バッファとして機箭するトランジスタ
26はオフとなる。したがって、トランジスタ26のコ
レクタ端子電圧はプルアップ抵抗27に結線された電源
端子28とほぼ同電位となり、ボートP2は“Ho“レ
ベルとなる。
逆に、通信初期化信号がリクエスト信号線16上に送出
されていなければ、トランジスタ26はオンし、ボート
P2は“L”レベルとなる。
されていなければ、トランジスタ26はオンし、ボート
P2は“L”レベルとなる。
リクエスト信号線16上に通信初期化信号が存在しなけ
れば、スレーブCPU20はボートP1からリクエスト
信号を送出する(ステップ5P2)。
れば、スレーブCPU20はボートP1からリクエスト
信号を送出する(ステップ5P2)。
該信号はトランジスタ22、ダイオード23、リクエス
ト信号線16および入力バッファ11を経由し、マスタ
CPUl0へ伝送される。スレーブCPU20からのリ
クエスト信号を受は付けると、マスタCPUl0は問い
会わせ信号を、スレーブCPU/\送出する。すなわち
、マスタCPUl0、バッファ52、受信可能信号18
、バッファ54を経由して問い会わせ信号が伝送される
。
ト信号線16および入力バッファ11を経由し、マスタ
CPUl0へ伝送される。スレーブCPU20からのリ
クエスト信号を受は付けると、マスタCPUl0は問い
会わせ信号を、スレーブCPU/\送出する。すなわち
、マスタCPUl0、バッファ52、受信可能信号18
、バッファ54を経由して問い会わせ信号が伝送される
。
スレーブCPU20は、マスタCPUl0からの問いき
わせ信号が伝送されるのを待機しくステップ5P3)、
問いかわせ信号を受けけけると、スレーブCPU20は
マスクCP U 10 ’\バッファ53、信号線17
、バッファ51を経由してデータを伝送するくステップ
5P4)。
わせ信号が伝送されるのを待機しくステップ5P3)、
問いかわせ信号を受けけけると、スレーブCPU20は
マスクCP U 10 ’\バッファ53、信号線17
、バッファ51を経由してデータを伝送するくステップ
5P4)。
マスクCPUl0は全データを受信すると、スレーブC
PU20ヘアクツリツジ信号A CKを受信可能信号1
8上に送出する。スレーブCPU20は前記アクノリッ
ジ信号A CKの受信を待機しくステップ5P5)、受
は付けると通信プログラムの終了手続を行なう(ステッ
プ5P6)。このようにマスタCPUl0とスレーブC
PU20との間のデータ伝送は、リクエスト信号線16
によって制御されている。
PU20ヘアクツリツジ信号A CKを受信可能信号1
8上に送出する。スレーブCPU20は前記アクノリッ
ジ信号A CKの受信を待機しくステップ5P5)、受
は付けると通信プログラムの終了手続を行なう(ステッ
プ5P6)。このようにマスタCPUl0とスレーブC
PU20との間のデータ伝送は、リクエスト信号線16
によって制御されている。
次に、通信初期fヒについて、第4図を使って説明する
。第4図(1)はリクエスト信号線16上の信号波形、
同図(2)はコンデンサ32のプラス端子の電圧波形、
同図(3〉は保持手段であるフリップフロップ40のD
入力波形、同12!<4)はフリップフロッグ40のQ
出力波形すなわちスレーブCPU20の外部割込入力(
NMi)である。マスタCPUl0から、第4図(1)
で示された時間幅T1のパルスが送出されたとする。
。第4図(1)はリクエスト信号線16上の信号波形、
同図(2)はコンデンサ32のプラス端子の電圧波形、
同図(3〉は保持手段であるフリップフロップ40のD
入力波形、同12!<4)はフリップフロッグ40のQ
出力波形すなわちスレーブCPU20の外部割込入力(
NMi)である。マスタCPUl0から、第4図(1)
で示された時間幅T1のパルスが送出されたとする。
tパルスはリクエスト信号線16を経由して、入力バッ
ファのトランジスタ26をオフする。その結果、インバ
ータ29の論理出力、言い換えればNOR回路30の一
方の入力は“L″レベルなる。スレーブCPU20のボ
ートP1が通常、“L ”レベルであるとすると、NO
R回路30の出力はH”レベルとなる。したがって、抵
抗31およびコンデンサ32で構成された積分回路のコ
ンデンサ32に電荷が充電され、第4図(2)の電圧波
形のように電位が上昇する。
ファのトランジスタ26をオフする。その結果、インバ
ータ29の論理出力、言い換えればNOR回路30の一
方の入力は“L″レベルなる。スレーブCPU20のボ
ートP1が通常、“L ”レベルであるとすると、NO
R回路30の出力はH”レベルとなる。したがって、抵
抗31およびコンデンサ32で構成された積分回路のコ
ンデンサ32に電荷が充電され、第4図(2)の電圧波
形のように電位が上昇する。
この積分回路の出力、すなわちコンデンサ32のプラス
端子は、比較器37の非反転入力端子および比較器38
の反転入力端子に接続されている。
端子は、比較器37の非反転入力端子および比較器38
の反転入力端子に接続されている。
比較器37の非反転入力端子の電圧値が、抵抗34.3
5と抵抗36との比で定まる電圧値、すなわち第411
m(2)の電圧値T h 1より低ければ“し”レベル
の出力を、高ければ゛°Hパレベルの出力分する。した
がって、第4図く2)に示すように、マスタCPU 1
0からのパルスの時間幅がT1と短い場き、コンデンサ
32のプラス端、子の積分電圧は、比較器37の比較電
圧T h 1より低いため、比較器37の出力電圧は変
化せず、“L″レベル維持する。
5と抵抗36との比で定まる電圧値、すなわち第411
m(2)の電圧値T h 1より低ければ“し”レベル
の出力を、高ければ゛°Hパレベルの出力分する。した
がって、第4図く2)に示すように、マスタCPU 1
0からのパルスの時間幅がT1と短い場き、コンデンサ
32のプラス端、子の積分電圧は、比較器37の比較電
圧T h 1より低いため、比較器37の出力電圧は変
化せず、“L″レベル維持する。
次に、第4図(1)に示すような時間幅T2の通信初期
化信号がマスクCPUから送出されたとする。前述と同
様に、該パルスの立ち下がりと同時に積分動作を開始し
、積分電圧が上昇し、比較電圧T h 1を超えると、
第4図(3)に示すように、比較器37の出力は“H″
レベルなる。マスクCPU 10からの通信初期化信号
が終了すると、フリップフロップ40は該信号の立ち上
がりをラッチ信号として反転回路2つの出力から取り込
み、フリップフロップ40のD入力端子上のデータを保
持する。
化信号がマスクCPUから送出されたとする。前述と同
様に、該パルスの立ち下がりと同時に積分動作を開始し
、積分電圧が上昇し、比較電圧T h 1を超えると、
第4図(3)に示すように、比較器37の出力は“H″
レベルなる。マスクCPU 10からの通信初期化信号
が終了すると、フリップフロップ40は該信号の立ち上
がりをラッチ信号として反転回路2つの出力から取り込
み、フリップフロップ40のD入力端子上のデータを保
持する。
フリップフロップ40のQ出力は入力データの反転値が
出力されるので、第4図(4)に示すようにマスタCP
Ul0からの通信初期化信号の立ち上がりと同時に、Q
出力は“L”レベルとなる。
出力されるので、第4図(4)に示すようにマスタCP
Ul0からの通信初期化信号の立ち上がりと同時に、Q
出力は“L”レベルとなる。
Q出力はスレーブCPU20の外部割込み(NMi)端
子へ伝送され、スレーブCPU20は外部割込処理を開
始する。
子へ伝送され、スレーブCPU20は外部割込処理を開
始する。
すなわち、第3図に示すように、スレーブCPUの通信
部分の初期化処理を実行する(ステップIP1)。マス
タCPUl0は、通信初期化信号を送出した後、第4図
(1)に示すような時間幅T3なるパルスを送出する。
部分の初期化処理を実行する(ステップIP1)。マス
タCPUl0は、通信初期化信号を送出した後、第4図
(1)に示すような時間幅T3なるパルスを送出する。
これは、フリップフロップ40のQ出力を°“H″レベ
ルリセットするためのものである。その動作を説明する
。
ルリセットするためのものである。その動作を説明する
。
第4111(2>に示すように、該パルスが送出される
と同時に積分動作を開始し、コンデンサ32のプラス端
子の積分電圧は上昇する。該積分電圧が比較器37の比
較電圧T h 1を越えると、比較器37の出力は’
H”レベルとなる。さらに、積分電圧が上昇し比較器3
8の比較電圧T h 2より高くなると、比較器38の
非反転入力電圧より反転入力電圧が高くなるので、比較
器38の出力電圧は” L ”レベルとなる。
と同時に積分動作を開始し、コンデンサ32のプラス端
子の積分電圧は上昇する。該積分電圧が比較器37の比
較電圧T h 1を越えると、比較器37の出力は’
H”レベルとなる。さらに、積分電圧が上昇し比較器3
8の比較電圧T h 2より高くなると、比較器38の
非反転入力電圧より反転入力電圧が高くなるので、比較
器38の出力電圧は” L ”レベルとなる。
すなわち、フリップフロップ40のD入力端子は“L°
°レベルとなる。この状態で、マスタCPUl0からの
パルスが終了すると、フリップフロップ40は該パルス
の立ち上がりをとらえてD入力データをラッチする。し
たがって、フリップフロップ40のQ出力は第4図(4
)に示すように°“H”レベルへ変化する。
°レベルとなる。この状態で、マスタCPUl0からの
パルスが終了すると、フリップフロップ40は該パルス
の立ち上がりをとらえてD入力データをラッチする。し
たがって、フリップフロップ40のQ出力は第4図(4
)に示すように°“H”レベルへ変化する。
第4図(2)に示すように、積分開始後、積分電圧がT
h 1に達するまでの時間をTs、積分電圧がT h
2に達するまでの時間をT、とする。マスクCPU
10からの信号パルス幅をTとすると、T (T s
・・・(1)であれば、通信初
期化信号とは判断せず、スレーブCPU20に対して外
部割込信号を生成しない。
h 1に達するまでの時間をTs、積分電圧がT h
2に達するまでの時間をT、とする。マスクCPU
10からの信号パルス幅をTとすると、T (T s
・・・(1)であれば、通信初
期化信号とは判断せず、スレーブCPU20に対して外
部割込信号を生成しない。
そして、
T s く T く T 0
・・・ く 2 )であれば、通
信初期化信号と判断し、外部割込信号を生成する。さら
に、 T > T R・・・(3) であれば、上記第1式同様、通信初期化信号とは判断せ
ず、外部割込信号を生成しない。
・・・ く 2 )であれば、通
信初期化信号と判断し、外部割込信号を生成する。さら
に、 T > T R・・・(3) であれば、上記第1式同様、通信初期化信号とは判断せ
ず、外部割込信号を生成しない。
この実施例では、パルス幅の計時手段として、積分回路
と比較器を使用しているが、他の手段、たとえばマスタ
CPUl0からの信号パルス波と発振回路で生成した連
続パルス波の論理積をとり、計時すべき信号パルス波中
の連続パルス波をカウンタ回路で計数する手段を用いて
もよい。
と比較器を使用しているが、他の手段、たとえばマスタ
CPUl0からの信号パルス波と発振回路で生成した連
続パルス波の論理積をとり、計時すべき信号パルス波中
の連続パルス波をカウンタ回路で計数する手段を用いて
もよい。
発明の効果
以上のように本発明によれば、通信装置間の通信制御線
と通信初期化線とを共用したことにより、正常動作時に
は使用しない通信初期化線を省略することができ、また
通信装置間の通信異常時にも、電源オフ等の操作をする
ことなく通信を正常1M、帰させることができる。
と通信初期化線とを共用したことにより、正常動作時に
は使用しない通信初期化線を省略することができ、また
通信装置間の通信異常時にも、電源オフ等の操作をする
ことなく通信を正常1M、帰させることができる。
第1図は本発明の一実施例の回路図、第2[2Iは通信
制御フローチャート、第3121は通信初期化フローチ
ャート、第4図は第1図示の回路動作を説明するための
タイミングチャート、第5図は先行技術を説明するため
のブロック図である。 21.24,25,27,31,34,35゜36.3
9・・・抵抗、22.26・・・トランジスタ、2つ・
・・反転回路、30・・NOR回路、32・・コンデン
サ、37.38・・・比較器、40・・・フリップフロ
ップ 代理人 弁理士 西教 圭一部 第2rA 第3図 第4【4 第5図
制御フローチャート、第3121は通信初期化フローチ
ャート、第4図は第1図示の回路動作を説明するための
タイミングチャート、第5図は先行技術を説明するため
のブロック図である。 21.24,25,27,31,34,35゜36.3
9・・・抵抗、22.26・・・トランジスタ、2つ・
・・反転回路、30・・NOR回路、32・・コンデン
サ、37.38・・・比較器、40・・・フリップフロ
ップ 代理人 弁理士 西教 圭一部 第2rA 第3図 第4【4 第5図
Claims (1)
- 【特許請求の範囲】 一方通信装置と、他方通信装置との間で単一の信号ラ
インを介して通信要求信号を出力して送信を開始する通
信方式であつて、 一方通信装置は、他方通信装置から通信要求信号が出力
された際にこれを保持する保持手段を含み、 該保持手段出力によつて前記一方通信装置を初期化する
ようにしたことを特徴とする通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059644A JPH01232855A (ja) | 1988-03-14 | 1988-03-14 | 通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059644A JPH01232855A (ja) | 1988-03-14 | 1988-03-14 | 通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01232855A true JPH01232855A (ja) | 1989-09-18 |
Family
ID=13119135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059644A Pending JPH01232855A (ja) | 1988-03-14 | 1988-03-14 | 通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01232855A (ja) |
-
1988
- 1988-03-14 JP JP63059644A patent/JPH01232855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1325286C (en) | Method and apparatus for interfacing a system control unit for a multi-processor system with input/output units | |
| JPH02501245A (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
| JP3400665B2 (ja) | Pcmciaカード上の割り込み共有技術 | |
| JPS60186956A (ja) | デジタルデ−タ処理システムの入/出力部のためのバツフア装置 | |
| JPH0574111B2 (ja) | ||
| CN102770851B (zh) | 恢复不稳定总线的稳定性 | |
| CN114968863A (zh) | 一种基于dma控制器的数据传输方法 | |
| US6032204A (en) | Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel | |
| JPH01232855A (ja) | 通信方式 | |
| US5617433A (en) | Serial data transfer apparatus | |
| US7549009B2 (en) | High-speed PCI interface system and a reset method thereof | |
| US6882695B1 (en) | Data transmission line used continuously connected in plurality of stages in asynchronous system | |
| US7506079B2 (en) | Data processor and data communication method | |
| JP3361107B2 (ja) | ダウンロード方法 | |
| JPH0756519Y2 (ja) | データ通信装置 | |
| KR0184402B1 (ko) | I₂c 버스의 인터럽트 발생 장치 | |
| CN101243424A (zh) | 微控制器波形发生 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JPH0477940B2 (ja) | ||
| CN121966776A (zh) | 同步串行通信系统和方法 | |
| CN120454751A (zh) | 能够促进控制信框传输的电子器件及其方法 | |
| CN119316110A (zh) | 数据传送系统 | |
| JP2007102493A (ja) | シリアル割込み復帰回路 | |
| JPH0560134B2 (ja) | ||
| JPS61250762A (ja) | デ−タ転送装置 |