JPH01233302A - ブリッジ回路の断線検出装置およびその方法並びにひずみ測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　技術分野 本発明は、ブリッジ回路の断線検出装置およびその方法
並びにひずみ測定装置に関し、より詳細には、略同一抵
抗値の辺抵抗で４辺を構成するホイートストンブリッジ
回路の入力端および出力端に接続されるべき入力および
出力リード線の断線を検出するブリッジ回路の断線検出
装置およびその方法並びにひずみ量に応じた出力を発生
するひずみゲージで４辺が構成されたホイートストンブ
リッジ回路の出力信号を検出して上記ひずみ量を測定す
るひずみ測定装置に関するものである。

（ｂ）　　従来技術 ひずみゲージを用いた抵抗ブリッジからなるひずみ測定
器は、加速度、振動、変位、荷重、トルクなどをきわめ
て高精度に測定することができるものであるが、抵抗ブ
リッジを構成する各ひずみゲージの抵抗値は完全に同一
であることは普通考えられず、その許容誤差内において
微妙に異なるので、このようなひずみゲージをもって構
成される抵抗ブリッジには、必然的に不平衝が生じる。

従って、測定精度をより高くする上で抵抗ブリッジ初期
不平衝を高精度に是正することは不可欠であり、その初
期不平衝を是正するために、近年、ひずみ測定器には自
動平衝ＷＡ１１回路が設けられるのが一般的である。

そして、従来、この自動平衡調整回路は、抵抗ブリッジ
回路の出力を受ける入力増幅器あるいはこの後段の増幅
器等に加算機能を持たせ、上記初期不平衝を打消す電圧
を挿入（代数和による加算）して等測的にバランスさせ
るように構成されている。従って、以前の不平ｔＮ調整
用の可変抵抗を上記抵抗ブリッジに接続して手動でバラ
ンスさせる構成のように該抵抗ブリッジに接続される入
力および出力リード線の断線が発見しやすくはなく。

事実上、上記入力増幅器を代表とするひずみ測定器側か
ら上記断線を発見するのは不可能であった。

つまり、断線した状態でも正常な測定とみなしてしまう
という重大な問題があった。

一方、ひずみゲージからなるブリッジ回路において、断
線検出にあたり要求される条件は、ブリッジ回路の構成
上、ブリッジ回路を励振する入力リード線及びブリッジ
回路の出力電圧をとりだす出力リード線の断線および４
辺を構成するひずみゲージの断線に対して断線検出でき
ることである。

しかしながら、従来はこのような要件を満足する適切な
断線検出手段がなかった。このため、例えばブリッジ回
路を構成するひずみゲージの１個または複数個が断線し
てもその異常が検知されず、上述のように正常の測定と
みなしてしまうことが少なくなかった。

ところで、上述の要件を満足し得る断線検出手段として
次のような方法によるものが考えられる。

すなわち、ひずみゲージ及び入力リード線の断線につい
ては、ブリッジ回路の入力リード線側よりブリッジ励振
電流を測定し、その電流値がある範囲内に入っているか
否かを判定することにより断線検出を行ない、出力リー
ド線の断線についてはブリッジ回路の出力リード線側に
バーンアウト回路と称される一種の不平衡電圧発生回路
を挿入して出力リード線の断線時には計測表示系に過大
電圧を入力させ１表示をスケールオーバさせることによ
り断線検出を行なうことができると一応考えられる。

しかしながら、このような従来装置には１次のような欠
点があった。

（イ）ゲージ抵抗及び入力リード線抵抗によって励振電
流が変化するので上記判定を行う判定回路５のしきい値
を、ゲージ抵抗及び入力リード線の抵抗に合わせて、そ
のつと再設定する必要がある。

（ロ）バーンアウト回路を構成する抵抗と上記判定の基
準となる基準電圧に発生するドリフト電圧の影響が、本
来目的としているひずみ量の指示値誤差となって表われ
測定精度の低下をまねく。

（ハ）バーンアウト回路の信号源インピーダンスを正常
時にはゲージ抵抗と比較して充分大きくしてバーンアウ
ト回路による挿入電圧がブリッジ不平衡電圧として発生
しないように、また−方では断線時には計測表示系の入
力インピーダンスと比較して充分小さくして、計測表示
系の入力に過大入力電圧が発生するように、ゲージ抵抗
、バーンアウト回路、及び計測表示系の王者間でインピ
ーダンス整合をとらねばならないという制約を受ける。

（ニ）　ブリッジ回路の入力側と出力側の両方に断線検
出手段を構成しなければならず、回路が複雑になる。

そこで、本出願人は、特開昭５８−１４２２０５号公報
に記載のひずみゲージ断線検出装置を提案した。

すなわち、この先願に係る発明は、ひずみゲージで構成
されるホイートストンブリッジ回路を用いたひずみ測定
袋１置におけるひずみゲージ及びその入出力リード線の
断線を検出するひずみゲージ断線検出装置において、２
種類の異なる励振電圧を出力し得るブリッジ電源と、こ
のブリッジ電源の前記２種類の励振電圧を切り換えて前
記ホイートストンブリッジ回路に供給させる第１のスイ
ッチ手段と、前記ホイートストンブリッジ回路の出力側
に設けられその励振電圧を検出する励振電圧検出回路と
、前記第１のスイッチ手段に連動する第２のスイッチ手
段と、この第２のスイッチ手段により前記励振電圧検出
回路の検出電圧が切り換え入力されそれぞれ設定値と比
較し断線を判定する第１及び第２の比較判定回路と、こ
れら第１及び第２の比較判定回路の判定出力を受は少な
くとも一方で断線が判定されると断線検出信号を出力す
る回路とを具備したことを特徴とするひずみゲージ断線
検出装置に関するものである。

ところが、このひずみゲージ断線検出装置には次のよう
な問題があった。

すなわち、ブリッジ回路の電源を２種類用意しなければ
ならず、構成が複雑になるという問題があり、また、比
較判定回路の基準電圧に高い安定度が要求されるという
問題があった。

（ｃ）　　目的 本発明は、上述の事情に鑑みなされたもので、その目的
とするところは、第１および第２の目的として、安価に
して簡略な構成で、辺抵抗の広範囲な抵抗値に適用でき
、確実に入力・出力リード線の断線を検出し得るブリッ
ジ回路の断線検出装置およびその方法を提供し、さらに
第３の目的として、安価にして簡略な構成で、各リード
線の断線の有無を判定する断線検出機能およびホイート
ストンブリッジ回路の初期不平衡を自動的に補正する自
動平衡機能を有するひずみ測定装置を提供することにあ
る。

（ｄ）　　構成 本発明は、上述の目的を達成するために、第１の発明と
して、略同一抵抗値の辺抵抗で４辺を構成するホイート
ストンブリッジ回路の入力端および出力端に接続される
べき入力リード線および出力リード線の断線を検出する
ブリッジ回路の断線検出装置において、相隣れる上記辺
抵抗の接続点のうち対向する１組をそれぞれ第１および
第２の接続点として上記入力端を成し、他の対向する１
組をそれぞれ第３および第４の接続点として上記出力端
を成し上記装置から離隔された外部に設けられた上記ホ
イートストンブリッジ回路と、上記入力端に所定の電圧
を印加するブリッジ電源と、上記第１および第２の接続
点と上記ブリッジ電源との間を接続する第１および第２
の入力リード線と、一端がそれぞれ上記第３および第４
の接続点に接続された第１および第２の出力リード線と
、この第１および第２の出力リード線の他端が接続され
この他端間の電圧を検出してこれに対応した検出電圧を
出力するブリッジ出力検出回路と、このブリッジ出力検
出回路からのアナログ信号である上記検出電圧を受けて
これをデジタル信号に変換するアナログ／デジタル変換
手段と、抵抗値がそれぞれ所定の関係を有する少なくと
も３つ以上の付加抵抗２組より成る第１および第２の付
加抵抗群と、上記第１の付加抵抗群のそれぞれの付加抵
抗を独立的に上記装置内の上記第１の入力リード線と上
記第１の出力リード線との間に電気的に接続する挿入状
態または電気的に分離する開放状態に切換え、さらに上
記第２の付加抵抗群のそれぞれの付加抵抗を独立的に上
記装置内の上記第１の出力リード線と上記第２の入力リ
ード線との間に上記挿入状態または上記開放状態に切換
える付加抵抗制御手段と、上記付加抵抗のすべてが上記
開放状態で、しかも上記ホイートストンブリッジ回路と
上記入力リード線および出力リード線との接続状態が不
明の状況下で検出した上記検出電圧を初期電圧として上
記アナログ／デジタル変換手段を介して受けこの初期電
圧が該アナログ／デジタル変換手段の入力可能な最大入
力電圧範囲より遥かに小さい安全最大初期電圧の範囲内
であるか否かを判定し、さらに上記初期電圧が該安全最
大初期電圧を超えている場合は上記最大入力電圧範囲内
か否かを判定する第１の断線判定手段と、第１または第
２の付加抵抗群のそれぞれの付加抵抗を順次単独で挿入
状態にしたとき、これに対応するそれぞれの検出電圧を
上記アナログ／デジタル変換手段を介して受けそれぞれ
の付加抵抗が有する抵抗値の関係に対応する該検出電圧
の関係が成立するか否かを判定し、成立しないときは上
記最大入力電圧範囲を超えるか否かを判定する第２の断
線判定手段とを具備し、上記各リード線が上記ホイート
ストンブリッジ回路に正常に接続されているとき、上記
挿入状態に切換えることによって上記検出電圧に最大の
偏位を生じせしめる１つの上記付加抵抗と上記辺抵抗と
の組合せであっても該最大の偏位が上記最大入力電圧範
囲を超えないような安全抵抗値に設定し且つ上記第２の
出力リード線以外の各リード線のいずれかが断線してい
るときでも上記初期電圧が上記安全最大初期電圧の範囲
内であれば、上記最大の偏位が上記入力電圧範囲を超え
ないような上記安全抵抗値に設定した該１つの付加抵抗
を上記第１および第２の付加抵抗群にそれぞれ１つずつ
有し、上記初期電圧が上記安全最大初期電圧を超え且つ
上記最大入力電圧範囲内であるとき、上記第１または第
２の付加抵抗群の上記安全抵抗値を有する付加抵抗を挿
入状態にしてその後他の付加抵抗を挿入状態にしても上
記検出電圧が上記最大入力電圧範囲を超えることのない
仮の初期電圧を強制的に設定し、上記付加抵抗のすべて
が上記開放状態であるとき、上記第２の出力リード線が
断線した場合には、上記初期電圧が上記最大入力電圧範
囲を超え、逆に上記第２の出力リード線が上記第４の接
続点に接続された状態で上記第１の出力リード線、第１
および第２の入力リード線のいずれかが断線した場合に
は、上記初期電圧が上記最大入力電圧範囲を超えないよ
うに構成したものである。

尚、請求項２に記載の発明は、請求項１に記載の発明を
、方法の発明として構成したものであり、請求項３に記
載の発明は、ブリッジ回路の断線検出機能を備えると共
に、ブリッジ回路の不平衡を自動的に打消す機能を具備
せしめたものである。

以下、本発明の一実施例を添付図面に基づいて具体的に
説明する。

第１図は、本発明に係るブリッジ回路の断線検出装置を
含むひずみ測定装置の全体構成を示すブロック図である
。第１図において、１は略同一抵抗値の辺抵抗としての
ひずみゲージＧｌ、Ｇ２゜Ｇ３．Ｇ４で４辺を構成する
ホイートストンブリッジ回路（以下、単に［ブリッジ」
という）、２ａおよび２ｂは上記ブリッジ１の入力端を
成す第１および第２の接続点としての接続点、３ａおよ
び３ｂはブリッジ１の出力端を成す第３および第４の接
続点としての接続点、４〜７はそれぞれ端子、■は接続
点２ａと端子５間を接続する第１の入力リード線として
のリード線、■は接続点３ａと端子６間を接続する第１
の出力リード線としてのリード線、■は接続点２ｂと端
子７間を接続する第２の入力リード線としてのリード線
、■は接続点３ｂと端子４間を接続する第２の出力リー
ド線としてのリード線である。８〜１１はいずれも略同
−構造で、それぞれ共通接点８ａ　、　９ａ　。

１０ａ、ｌｌａが端子４，５，６．７に接続され、切換
信号（Ｌ）を受けて内部側接点８ｂ　、　９ｂ　。

１０ｂ、ｌｌｂから外部側接点８ｃ　、　９ｃ　。

１０ｃ、ｌｌｃに接続を切換える切換リレーである。１
２は正極＋および負極−がそれぞれ切換リレー９，１１
の内部側接点９ｂ、ｌｌｂに接続され、ブリッジ１に所
定の電圧（例えば２Ｖ）を印加するブリッジ電源である
。

１３〜１５および１６〜１８はそれぞれ一端が切換リレ
ー１０の内部側接点１０ｂに接続され、それぞれコント
ロール信号（ＣＡＬ）、（ＣＡ２）、（ＣＡ３）および
コントロール信号（ＣＢＩ）。

（ＣＢ２）、（ＣＢＳ）を受けて開閉するアナログスイ
ッチ、ＲＡＩ、ＲＡ２．ＲＡ３およびＲＢｌ、ＲＢ２．
ＲＢ３はそれぞれ比例関係の抵抗値を有し、それぞれの
一端が切換リレー９および１１の内部側接点９ｂおよび
ｌｌｂに並列接続され、それぞれ他端はアナログスイッ
チ１３〜１５および１６〜１８の他端に接続された付加
抵抗で、ＲＡおよびＲＢは上記付加抵抗ＲＡＩ、ＲＡ２
．ＲＡ３およびＲＢＩ、ＲＢ２．ＲＢ３のそれぞれ代表
として示す第１および第２の付加抵抗群としての抵抗群
である。

１９はコントロールデータ（ＣＴＬ）を受けて上記コン
トロール信号（ＣＡＬ）、（ＣＡ２）。

（ＣＡ３）、（ＣＢＩ）、（ＣＢ２）、（ＣＢ３）をそ
れぞれ独立的に出力可能に構成された付加抵抗制御手段
としてのデコーダである。

２ｏは２つの入力端がそれぞれ切換リレー８゜９の内部
側接点８ｂ　、９ｂに接続され、それぞれの上記入力端
に印加される入力電圧（ｖ２）および（ｖｌ）の差の電
圧を検出電圧（Ｖｄ　）として出力するブリッジ出力検
出回路としての入力増幅回路（以下、ｒＡＭＰＪと略記
する）、２１は上記検出電圧（ｖｂ　）および不平衡打
消し電圧（Ｖａ　）を受けてこれらの代数和を算出し、
これを加算出力（Ｖｋ　）として出力する加算回路、２
２はアナログ信号である加算出力（Ｖｋ　）を受けてこ
れをデジタル信号（データ（Ｄｎ　）　）に変換するア
ナログ／デジタル変換手段としてのＡ／Ｄコンバータで
ある。

２３は入力端に上記データ（Ｄｎ　）　、スタート信号
（ＳＴＲ）、バス信号（Ｂ２）を受け、出力端より上記
コントロールデータ（ＣＴＬ）、バランスデータ（ＢＤ
）、表示信号（ＤＳＰ）を出力し、入出力端にバス信号
（Ｂ１）を授受する総合制御部（以下、ｒＣＰＵＪと略
記する）である。

２４〜２６はこのＣＰＵ２３に内蔵され、２４は上記デ
ータ（Ｄｎ　）を受けて平衡データとしてのバランスデ
ータ（ＢＤ）を出力する平衡制御部、２５および２６は
データ（Ｄｎ　）を受けてリード線■〜■の断線を判定
する第１および第２の断線判定手段としての第１断線判
定部および第２断線判定部で、第２の断線判定部２６は
コントロールデータ（ＣＴＬ）を出力するように構成さ
れている。

２７は予め必要なデータおよびＣＰＵ２３の動作順序等
が格納され、バス信号（Ｂ２）を出力する固定メモリ（
以下ｒＲＯＭＪと略記する）、２８は断線フラグ等を形
成し、バス信号（Ｂ１）を授受する読み書き自在なメモ
リ（以下ｒＲＡＭＪと略記する）である。２９はＣＰＵ
２３の動作を起動させるスタート信号（ＳＴＲ）を出力
する外部操作可能なスタートスイッチ、２９ａはひずみ
測定を起動させる測定スイッチである。

３ｏは上記バランスデータ（ＢＤ）を受けて不平衡打消
し電圧（Ｖａ　）を出力する打消し電圧発生回路として
のＤ／Ａコンバータ、３０ａは上記表示信号（ＤＳＰ）
を受けて所定の表示を行う表示器である。

尚、この例では、ひずみゲージＧ１＝Ｇ２＝Ｇ３＝Ｇ４
＝１，０００Ωでその許容誤差はそれぞれ±１％程度と
し、付加抵抗ＲＡ１＝ＲＢ１＝５０にΩ、ＲＡ２＝ＲＢ
２＝１００ＫＱ、ＲＡ３＝ＲＢ３＝２００にΩとする。

従って、上記５０にΩが安全抵抗値に対応し、各付加抵
抗の抵抗値は比例関係となるように設定しである。また
、本実施例では、ひずみゲージとして、６０Ωから上記
１．０００Ω　までの適用が可能である。

また、ＲＡＭ２８内には、リード線■、■、■。

■に対応する断線フラグＦｌ、Ｆ２．Ｆ３．Ｆ４および
正常結線に対応する正常フラグＦＯが設けられる領域を
有している。

また、Ａ／Ｄ：Ｉンバータ２２のデータ（Ｄｎ　）のサ
イズは、８ビット程度とする。

第２図は、第１図に示す実施例のＡＭＰ２０の詳しく構
成を示す回路図である。第２図において、３１〜３２は
演算増幅器（以下、「ｏＰアンプ」という）ＤＩおよび
Ｄ３はそれぞれ電源子Ｅ１および＋Ｅ２とＯＰアンプ３
１および３２の非反転入力端との間に該電源＋Ｅ１およ
び＋Ｅ２が順方向となるように接続された過大入力保護
用のダイオード、Ｄ２およびＤ４は上記非反転入力端と
接地間に該非反転入力端が順方向となるように接続され
た過大入力保護用のダイオードである。尚、第１図と同
一部材、同一信号には同一符号を付して重複した説明は
省略する。

３４はｏＰアンプ３１および３２の反転入力端に両端が
接続されたゲイン調整用の抵抗５３５および３６はそれ
ぞれＯＰアンプ３１および３２の反転入力端と出力端の
間に接続された帰還抵抗。

３７および３８はそれぞれＯＰアンプ３１および３２の
出力端とＯＰアンプ３３の非反転入力端および反転入力
端との間に接続される入力抵抗、３９はＯＰアンプ３３
の反転入力端と出力端間に接続された帰還抵抗で、４０
はＯＰアンプ３３の非反転入力端と接地間に接続された
ゲイン調整用抵抗である。尚、この第２図に示す回路は
、いわゆるインスツルメンテーションアンプ（計装用Ｉ
ｌｌ器）を構成している。従って、端子４，６がら見た
入力インピーダンスはひずみゲージ０１〜Ｇ４に比べて
極めて高く、リード線■および■が断線したとき、すな
わち第２図の端子４，６がオープンになったとき、ＯＰ
アンプ３１および３２の非反転入力端の電圧はそれぞれ
＋Ｅ１／２および＋Ｅ２／２となる。すなわち、＋Ｅ＝
２Ｖ、十Ｅ２＝５Ｖとすると、ダイオードＤ１〜Ｄ４は
電源子Ｅｌ、＋Ｅ２に対して逆方向にバイアスされてい
るからそれぞれ微小コンデンサと考えることができ、イ
ンスツルメンテーションアンプが高入力インピーダンス
であることから、電源子Ｅｌ、＋Ｅ２は上記微小コンデ
ンサでほぼ１／２に分圧される（ただし、上記ダイオー
ドＤ１〜Ｄ４の特性のバラツキによって多少の変動はあ
る）。

尚、説明を簡明にするために、上記インスッルメンテー
シゴンアンプはゲインを１とする。この場合は、Ｒ３４
は不要である。つまり単なるインピーダンス変換器であ
るとする。

また、Ｖｄ＝Ｖ１−Ｖ２の関係があり、Ｖｌ＞ｖ２のと
きのＶｄを正とする。

第３＠は、第１図のＡ／Ｄコンバータの入力電圧範囲を
示す説明図である。

第３図において、±Ｖｄは第１図で説明した検出電圧（
Ｖｄ　）と同一、±Ｖｍは最大の偏位としての最大シフ
ト電圧、±Ｖ　ｄｔａａｘは最大入力電圧範囲としての
最大入力電圧、±Ｖｄｂは安全最大初期電圧で、例えば
、Ｖｄｍａｘ＝１２．８ｍＶ、Ｖｄｂ＝±１．６ｍＶに
設定されている。そして、ひずみゲージＧ１＝１．ＯＯ
ＯΩで安全抵抗値が５ＯＫΩであるから、Ｖｍ　＝±１
０ｍＶ　となる。尚、厳密には、ひずみゲージＧ１およ
びＧ２の許容誤差に対応する電圧ΔＶが加わるので、　
Ｖｍ　＝　１　Ｏｎ＋Ｖ±Ａｖ、あるいはＶ＋ａ　＝　
−１０ｗ＋Ｖ＋Δｖ　となるが、本実施例を説明する上
で無視できる大きさなの、で、以下省略する。

また、この例ではひずみ量１０００με；１＋＋Ｖ　に
対応している。

第４図は、判定動作（２）の動作内容を説明する説明図
で、第３図と同一部位には同一符号を付して重複した説
明は省略する。第４図においてＶｄｉは初期電圧、Ｖｄ
ｓは仮の初期電圧である。

第５図および第６図は、判定動作（１）および判定動作
（２）の動作内容を説明するために第１図を簡略化した
回路図である。

尚、第５図においてブリッジ電＠１２は記号化して示す
。

第７図は、断線検出を行うための真理値表を示す図であ
る。第７図において、「データオーバー」とは、データ
（Ｄｎ　）が第２図で説明した最大入力電圧士Ｖｄｍａ
ｘを超えた場合を意味し、「リニア」とは付加抵抗ＲＡ
Ｉ〜ＲＡ３およびＲＢＩ〜ＲＢ３がそれぞれ有する比例
関係がデータ（Ｄｎ　）として得られる（成立する）場
合を意味し、ｒＮＯＮリニア」とはこれが得られない（
成立しな６１）場合を意味し、「■断線」はリード線■
が断線している場合を意味している。他のリード線■、
■も同様である。

第８図は、第２図のインスツルメンテーションアンプの
入出力の特性を説明する図である。尚、第８図において
５　「■断線」の項の検出電圧（Ｖｄ　）は約Ｏｖとい
う意味で、さらに付言すれば、上記最大入力電圧上Ｖｄ
ｍａｘを超えない電圧という意味である。つまり、第２
図の説明でも述べたように、ダイオードＤ１〜Ｄ４の特
性のバラツキによって該検出電圧（Ｖｄ　）は変化する
が、しかし上記最大入力電圧上Ｖｄｍａｘを超えるほど
大きいバラツキ（変化）ではない。

第９図〜第１３図は、いずれも第１図に示す実施例の動
作順序を示すフローチャートで、このうち第９図は第１
の断線判定動作としてのメインルーチンを示し、第１０
図および第１１図は、第９図で使用するサブルーチンで
第２の断線判定動作としての判定動作（１）、第１２図
および第１３図は、仮の初期電圧を強制的に設定する判
定動作（２）および判定動作（３）を示している。

次に、このように構成された本実施例の動作説明を述べ
るに先立って、断線検出（判定）の原理を説明する。

第１図および第２図に示すように、リード線■が断線し
ている場合は、ブリッジ１の入力端である接続点２ａ　
、２ｂ間にはブリッジ電源１２からの電圧２ｖが印加さ
れるので、接続点３ａの接地に対する電圧は０１４Ｇ２
″：１ｏ００Ωであるから約１ｖとなり、これがＡＭＰ
２０の入力電圧（ｖｌ）となる。一方、すでに述べたよ
うにリード線■が断線すると、第２図に示したＯＰアン
プ３２の非反転入力端の電圧は十Ｅ２／２＝２．５Ｖと
なる。つまり、第８図に示すように抵抗群ＲＡ、ＲＢが
開放でリード線■が断線したときは（Ｖｌ）＝約１ｖ、
（Ｖ２）　＝約２．５ｖとなり、検出電圧（Ｖｄ　）は
（Ｖｄ　）＝　（Ｖｌ）−（Ｖ２）＝−１，５Ｖ　とな
る。

また、リード線■が断線したときは、上記同様に接続点
３ｂの対地電圧、すなわち入力電圧（Ｖ２）は約１ｖと
なり、（ｖｌ）はすでに説明したように約１ｖとなり、
第８図に示すように検出電圧（Ｖｄ）はほぼＯｖか、少
なくとも最大入力電圧Ｖ　ｄ彊ａｘを超えない値となる
。これらのことより、抵抗群ＲＡおよびＲＢが開放され
ていて、検出電圧Ｖｄが最大入力電圧Ｖｄｍａｘを超え
た場合（以下。

このことを「データオーバー」という）は、一義的にリ
ード線■が断線していると判定できる。

次に、リード線■が断線し且つ抵抗群ＲＡを挿入した場
合は第５図に示すような回路となり、入力電圧（ｖ２）
は約ＩＶ、入力電圧（■１）はインスツルメンテーショ
ンアンプが高入力インピーダンスであるからブリッジ電
源１２の出力電圧に誘導されて約２ｖとなる。従って、
第８図に示すように、このときの検出電圧（Ｖｄ　）は
約＋ｌｖとなってデータオーバーとなる。

逆に抵抗群ＲＢを挿入したとき、入力電圧（Ｖ２）は上
記同様ＩＶ、入力電圧（ｖｌ）はブリッジ電源１２の負
極側に接続されるので接地電位、すなわちほぼ０■とな
る。従って、第８図に示すように、このときの検出電圧
（Ｖｄ　）は−１ｖとなってやはりデータオーバーとな
る。

また、抵抗群ＲＡおよびＲＢが開放で、リード線■また
は■が断線した場合は、ブリッジ電源１２が断たれるの
で、ブリッジ１は無給電状態となるが、ひずみゲージＧ
ｌ、Ｇ３またはＧ２゜Ｇ４のいずれか１組が断線してい
ない限り、入力電圧（Ｖｌ）、（Ｖ２）はほぼ等しい電
圧となり検出電圧（Ｖｄ　）はぼＯｖと考えられる（つ
まり、この場合もデータオーバーは発生せず、上記−義
性が確保される）、そして、抵抗群ＲＡまたはＲＢを挿
入することによって、いずれか一方に比例関係が成立す
るはずであるからリード線■または■の断線が判定でき
、両方に比例関係が成立すれば、正常結線であることが
判定できる。以上の結果をまとめて示したのが第７図で
ある。

このような原理に基づく本実施例の断線判定動作を上述
のフローチャートに沿って説明する。尚。

第１図の各部は初期状態にあるとし、Ｄ／Ａコンバータ
３０からの不平衡打消し電圧（Ｖａ）はＯＶであり、切
換リレー８〜１１には切換信号（Ｌ）が入力されておら
ず、従って、第１図に示すように共通接点８ａ　、９ａ
　、１０ａ　、ｌｌａはそれぞれ内部側接点８ｂ　、９
ｂ　、１０ｂ　、ｌｌｂ　に接続されているものとする
。

まず、操作者がスタートスイッチ２９を閉成すると、ス
タート信号（ＳＴＲ）が出力され、これをＣＰＵ２３が
検知して起動し、第９図のフローチャートが５ＴＡＲＴ
より始まる。最初の「初期設定」でＣＰＵ２３はバス信
号（Ｂ１）を介してＲＡＭ２８内の所定の領域に断線フ
ラグＦ１〜Ｆ４を設定し、この断線フラグＦ１〜Ｆ４を
すべてゼロクリアする。そして、念のため第２判定部２
６はアナログスイッチ１３〜１８を開放するコントロー
ルデータ（ＣＴＬ）を出力し、これを受けたデコーダ１
９はコントロール信号（ＣＡＬ）〜（ＣＡ３）および（
ＣＢＩ）〜（Ｃ８４）をすべてＯＦＦとしてアナログス
イッチ１３〜１８を開放させることで抵抗群ＲＡおよび
ＲＢを開放させる。

次に［初期値測定」において第１判定部２５は、Ａ／Ｄ
コンバータ２２のデータ（Ｄｎ　）を読込む。

一方、この時、リード線■が断線しているものとすると
、検出電圧（Ｖｄｏ）は−１，５ｖであり、これが初期
電圧Ｖｄｉとなる。つまり、このときの検出電圧とは、
リード線■〜■の接続状態が不明な状況下で得られる検
出電圧（Ｖｄ　）のことである。

今、不平衡打消し電圧（Ｖａ　）はｏｖであるから加算
出力（Ｖｋ　）＝Ｖｄｉ＝−１，５Ｖ　となり、この初
期電圧Ｖｄｉに対応するデジタル量に変換された初期デ
ータＤｉを第１断線判定部２５が上述のように読込むの
である０次の［初期値格納」で第１判定部は、該初期デ
ータＤｉをＲＡＭ２８の所定領域に格納する。次の条件
分岐「データオーバー？」にて、予めＲＯＭ２７内に格
納されている最大入力電圧Ｖｄｍａｘ＝　＋　１２　、
７　ｍＶ　〜−１２，８＋＋＋Ｖのデータと初期データ
Ｄｉを比較し、今の場合はオーバーしているのでＹＥＳ
に分岐する０次の「■断線フラグＯＮＪにて第１断線判
定部２５は、ＲＡＭ２８内の断線フラグＦ４をＯＮする
０次の「フラグチェック」で上記断線フラグのうちいず
れがＯＮＬ、ているかをＣＰＵ２３がチェックし、今の
場合、断線フラグＦ４がＯＮになっているので、次の条
件分岐「異常あり？」をＹＥＳに分岐し、次の「断線表
示」でＣＰＵ２３はその旨の表示信号（ＤＳＰ）を出力
し、これを受けた表示器３０ａは文字、図形等でリード
線■の断線を表示する。そして、次のＥＮＤで動作を終
了する。

（ｉ）−Ｖｄｂ＜Ｖｄｉ＜＋Ｖｄｂの場合へに、初期電
圧Ｖｄｉが安全最大初期電圧Ｖｄｂの範囲内にある場合
の判定動作（第１の断線判定動作）（１）を説明する。

第９図の５ＴＡＲＴから「初期値格納」までは上記同様
で１次の条件分岐「データオーバー？」をＮｏに分岐し
１次の条件分岐［データ＋Ｖｄｂ以上？」もＮｏに分岐
し、次の条件分岐「データーＶｄｂ以下？」もＮｏに分
岐し１次の「判定動作（１）」で第１０図のサブルーチ
ンに移って、５ＴＡＲＴから始まる。

〔１〕リード線■が断線している場合 Ａを経て最初のｒＲＢ１挿入・測定」にて第２断線判定
部２６は、コントロールデータ（ＣＴＬ）によってデコ
ーダ１９にアナログスイッチ１６をＯＮさせ付加抵抗Ｒ
ＢＩを端子６，７間に切換リレー１０．１１を介して接
続させる。そして、ＡＭＰ２０、加算回路２１およびＡ
／Ｄコンバータ２２を介してこの時のデータ（Ｄｎ　）
を得た上でアナログスイッチ１６を開放状態に戻す。と
ころが、上記付加抵抗ＲＢＩが挿入された状況は第８図
の「■断線でＲＢ挿入」に該当し、データオーバーとな
る。従って次の条件分岐「データオーバー？」はＹＥＳ
に分岐し、Ｃ１に至ってＣ２に移りＦを径て１次の「■
断線フラグＯＮＪにて第２判定部２６はＲＡＭ２８内の
断線フラグＦ２をＯＮにする。そして次のＲＴＳで第９
図に戻る０次の「フラグチェック」を実行し、「異常あ
り？」をＹＥＳに分岐し、「断線表示」でリード線■が
断線であることを表示して、ＥＮＤで動作を終了する。

〔２〕リード線■が断線の場合 第１０図のＡまでは上記〔１〕と同様である。

最初のｒＲＢ１挿入・測定」によって得られるデータ（
Ｄｎ　）をＤｌとする。今、リード線■が断線している
のでブリッジ１は無給電状態であるから、付加抵抗ＲＢ
Ｉを挿入し、ひずみゲージＧ２と並列接続させても入力
電圧（Ｖｌ）、（Ｖ２）に変化はなく、検出電圧（Ｖｄ
　）はほぼＯｖなので次の「データオーバー？」はＮＯ
に分岐し、次のｒＲＢ２挿入・測定」も同様に付加抵抗
ＲＢ２を挿入し、この時のデータ（Ｄｎ　）をＤ２とし
、同様に次の条件分岐「データオーバー？」もＮ。

に分岐し、次のｒＲＢ３挿入・測定」で付加抵抗ＲＢ３
を挿入して得たデータ（Ｄｎ　）をＤＢとする。次の「
データオーバー？」もＮＯに分岐し、次の「測定値補正
ノでは、第９図の「初期値測定Ｊで得た、リード線■が
断線した状況下での初期データＤｉを上記Ｄｉ、Ｄ２．
Ｄ３からそれぞれ引いて初期データＤｉなる不平衡分を
補正する。

次の「比例判定」では、補正されたＤｉ、Ｄ２゜ＤＢに
よって、Ｄ２＝Ｄ１／２．Ｄ３＝Ｄ１／４が成立するか
否かを判定する。この場合は、成立しないので（リニア
でないので）次の条件分岐「リニアか？」をＮｏに分岐
し１次の［■断線フラグＯＮＪでＲＡＭ２８内の断線フ
ラグＦ１をＯＮにする。そして、次のＲＴＳで第９図に
戻り、以下の動作は、上記〔１〕と同様である。尚、第
１０図に示すフローチャートのＡからＢまでおよびＧか
らＣ１までの動作を以下、第２のチェック動作としての
ｒチェック動作動作」と呼ぶこととする。

〔３〕リード線■が断線した場合 この場合は、抵抗群ＲＢとひずみゲージＧ１が直列にな
るので、チェックＲＢ動作によって、比例関係が成立し
、第１０図の「リニアか？」をＹＥＳに分岐してＤに至
る。

第１１図のＤに移って、ｒＲＡ１挿入・測定」でアナロ
グスイッチ１３をＯＮにすることで付加抵抗ＲＡＩを切
換リレー９，１０を介して端子５゜６間に挿入する。こ
の時のデータ（Ｄｎ　）をＤ４とする。リード線■が断
線しているのでブリッジ１は無給電状態であるから、抵
抗群ＲＡを挿入しても入力電圧（Ｖｌ）、（Ｖ２）に変
化はなく。

検出電圧（Ｖｄ　）はほぼＯｖである。従って、以下の
「データオーバー？」はすべてＮｏに分岐する。そして
、ＲＡ２．ＲＡ３を順次単独に挿入したときそれぞれの
データ（Ｄｎ　）は、Ｄ５．ＤＢである。Ｅに至り、次
の「測定値補正」も上記同様で、リード線■が断線して
いる状況下で得た初期データＤｉを上記Ｄ４．Ｄ５、Ｄ
６から引いてＤｉなる不平衡分を補正する。そして１次
の「比例判定」で補正されたＤ４．Ｄ５．Ｄ６にそれぞ
れＤ５＝Ｄ４／２、Ｄ６＝Ｄ４／４が成立するか否かを
判定する。この場合、成立しないので次の「リニアか？
」をＮＯに分岐し１次の「■断線フラグＯＮＪでＲＡＭ
２８内の断線フラグＦ３をＯＮにし、ＲＴＳで第９図に
戻り、以下、上記〔１〕と同様である。尚、第１１図の
ＤからＥまでおよびＣ２からＦまでの動作を、以下、第
１のチェック動作としての「チェックＲＡ動作」という
。

〔４〕正常結線の場合 チェックＲＢ動作によって比例関係が成立するので第１
０図の「リニアか？」をＹＥＳに分岐してＤに至る。次
のチェックＲＡ動作によって比例関係が成立するので第
１１図の「リニアか？」もＹＥＳに分岐し、次の「正常
フラグＯＮＪでＲＡＭ２８内の正常フラグＦＯをＯＮに
する。次のＲＴＳで第９図に戻り、「フラグチェック」
を実行し、次の「異常あり？」をＮＯに分岐するが、以
下の動作は後述する。

（ｉｌ）　＋Ｖｄｂ≦Ｖｄｉの場合 次に、初期電圧Ｖｄｉが安全最大初期電圧Ｖｄｂを超え
た場合の判定動作（第２の断線判定動作）（２）を説明
する。第９図の「データオーバー？」をＮＯに分岐する
までは上述と同じである。、Ｖｄｉ≧＋Ｖｄｂであるか
ら次のｒデータ＋Ｖｄｂ以上？」をＹＥＳに分岐し、次
の「判定動作（２）」で第１２図のサブルーチンに移る
。

５ＴＡＲＴから始まり、次の「チェックＲＡ動作」は、
第１１図のチェックＲＡ動作と同一である。なぜ、抵抗
群ＲＡを先に挿入するかという理由を述べると、第４図
に示すように初期電圧子Ｖｄｉが安全最大初期電圧＋Ｖ
ｄｂをプラス（正）側に超えているので、リード線■〜
■がすべで正常に接続されているとしても、例えば＋Ｖ
ｄ１＝５ｎ＋Ｖとして、仮に付加抵抗ＲＢＩを挿入する
と最大シフト電圧Ｖｍ＝１０ｍＶ　が発生し、Ｖｄｉ＋
Ｖｍ＝１５ｍＶ　　となって最大入力電圧Ｖｄｍａｘ＝
１２．８ｎ＋Ｖを超えてしまうので、判定が不能になる
。これを防止するために、まず、第４図の−Ｖｎ＋で示
すようにマイナス（負）側に検出電圧Ｖｄが発生する抵
抗群ＲＡを選ぶのである。

〔１〕リード線■が断線している場合 この場合は、第８図の「■断線でＲＡ挿入」に該当する
ので、データオーバーとなり、上記［チェックＲＡ動作
」のＦから排出され第１２図に示すＧに至る。次の「チ
ェックＲＢ動作」も第１０図のチェックＲＢ動作と同一
であり、Ｇから０１に直接至り、次の「■断線フラグＯ
ＮＪ　を実行してＲＴＳに至る。以下、上記（ｉ）の〔
１〕のＲＴＳ以下と同一なので省略する。

〔２〕リード線■が断線している場合 「チェックＲＡ動作」で抵抗群ＲＡとひずみゲージＧ２
が直列となるので、比例関係が成立し、Ｅを経て「測定
値補正」、「比例判定」を行い次の［リニアか？」をＹ
ＥＳに分岐する。次の「ＲＡ１挿入・保持」でＲＡＩを
挿入し、この状態を保持する。つまり１次のチェックＲ
Ｂ動作を実行したいのだが、上述のようにプラス側にデ
ータオーバーが発生するので、まずＲＡＩを挿入して、
第４図に示すようにマイナス側に強制的に仮の初期電圧
−Ｖｄｓを設定する。そして次のｒＶｄ測定・格納」で
上記仮の初期電圧−Ｖｄｓを測定し、これに対応するデ
ータ（Ｄｎ　）としてＤｓを得る。これをＲＡＭ２８内
に格納して次の「チェックＲＢ動作」を行うが、上述し
た理由でデータオーバーは発生しないので、それぞれの
付加抵抗ＲＢＩ。

ＲＢ２．ＲＢ３を挿入したときのデータ（Ｄｎ　）に対
応するＤｉ、Ｄ２．Ｄ３を得てＢに至る。尚。

この時は、第６図のような回路が形成される０次の「測
定値補正」では、上記仮の初期データＤｓを上記Ｄｉ、
Ｄ２．Ｄ３から引いて、強制的に設定した不平衡分を補
正する。そして１次の「比例判定」では、Ｄ３＝Ｄ１／
４およびＤ２＝Ｄ１／２が成立するか否かをチェックす
る。さて、第６図における付加抵抗ＲＡＩはひずみゲー
ジＧ２に比べて１桁以上大きい抵抗値であり、また、ひ
ずみゲージＧ２と付加抵抗ＲＢＩ、ＲＢ２．ＲＢ３との
それぞれの並列合成抵抗は、並列接続の原理より０２の
抵抗値以上にはなり得ず、しかもＧ２とＲＢＩ、ＲＢ２
．ＲＢ３との抵抗値は１桁以上離れているので、それぞ
れの上記並列合成抵抗はＧ２の抵抗値よりもほんのわず
かに小さい値で変化し、上記付加抵抗ＲＡＩに比べてほ
とんど変化がないに等しい、従って、次の「リニアか？
」をＮｏに分岐し１次の「■断線フラグＯＮＪを実行し
てＲＴＳに至る。以下は上記（ｉ）の〔２〕のＲＴＳ以
下と同一である。

〔３〕リード線■が断線した場合 ブリッジ１は無給電状態であるから、最初の［チェック
ＲＡ動作」によっても検出電圧（Ｖｄ　）に変化はなく
、はぼＯｖなのでデータオーバーは発生せず、Ｅに至る
。

従って、比例関係は成立しないので、「測定値補正」、
「比例判定」を実行して次の「リニアか？」はＮｏに分
岐し、次の「■断線フラグＯＮＪを実行して、ＲＴＳで
第９図に戻る。以下は（ｉ）の〔３〕のＲＴＳ以下と同
様である。

〔４〕正常結線の場合 「チェックＲＡ動作」で比例関係が成立するので一番目
の「リニアか？」をＹＥＳに分岐し、「チェックＲＢ動
作」でも比例関係が成立するので、２番目の「リニアか
？」をＹＥＳに分岐し、次の［正常フラグＯＮＪを実行
してＲＴＳに至る６以下は（ｉ）の〔４〕のＲＴＳ以下
と同一である。

（ｉｉｉ）　−Ｖｄｂ≧ｖｄｉの場合 初期電圧Ｖｄｉが負の安全最大初期電圧−Ｖｄｂををさ
らに負側に超えた場合（例えばＶｄｉ＝−５ｍＶ等）で
あるが、上記（ｉｉ）と考え方は同じなので説明は省略
する。尚、第９図の「判定動作（３）」のサブルーチン
は第１３図に示す。この第１３図と第１２図との相違点
を概略的に述べると、抵抗群ＲＡとＲＢとの挿入順序が
逆になるところである。

次に、自動平衡動作およびひずみ測定動作を述べる。第
９図の５ＴＡＲＴから「フラグチェック」までは上述の
説明と同様である。「フラグチェック」にて正常フラグ
ＦＯがＯＮになっていたとする。つまり、リード線■〜
■がすべで正常に接続（結線）されていたとする１次の
「異常あり？」をＮｏに分岐する。次の「自動平衡」に
て平衡制御部２４は、現在の不平衡分を知るためにＡ／
Ｄコンバータ２２のデータ（Ｄｎ　）を読込む。そして
これが例えば＋５＋＋＋Ｖ　に対応しているとすると、
−５ｍＶ　に対応するバランスデータ（Ｂ　Ｄ）を出力
する。これを受けたＤ／Ａコンバータ３０は不平衡打消
し電圧（Ｖａ　）として−５ｍＶ　のアナログ信号を出
力する。上記データ（Ｄｎ　）が＋５ｍＶ　に対応して
いるということは、検出電圧（Ｖｄ　）が＋５ｍＶ　と
いうことであるから、加算回路２１では（Ｖｋ　）　＝
　（Ｖｄ　）　＋　（Ｖａ　）　＝５ｍＶ　−５ｍＶ　
＝Ｏなる演算が行われ、加算出力（Ｖｋ　）はｏｖとな
る。つまり、バランスされたのである。

平衡制御部２４は、データ（Ｄｎ　）として上記Ｏｖの
データを読込んでバランス状態を確認して、その旨をＣ
ＰＵ２３に知らせ、これによりＣＰＵ２３は次の「平衡
表示」で表示器３０ａに平衡動作が終了したことを表示
させる。操作者はこの表示によってひずみ測定の準備が
完了したことを知る。ＣＰＵ２３は、次の条件分岐「測
定スイッチオン？」で測定スイッチ２９ａが閉成される
のを待ち、フローチャートはＮＯに分岐し続ける。操作
者は、平衡動作終了の上記表示を確認した上で測定スイ
ッチ２９ａが閉成すると共に上記ひずみゲージ０１〜Ｇ
４が添着されている被測定体（図示せず）に外力を印加
する等の操作を行う、この外力によって上記被測定体が
変形し、その被測定体に添着されているひずみゲージ０
１〜Ｇ４の抵抗値が変化して、ブリッジ１の接続点３ａ
　、　３ｂ間にひずみ測定出力が発生する。このひずみ
測定出力をＡＭＰ２０、加算回路２１．Ａ／Ｄ＝＋ンバ
ータ２２を介してＣＰＵ２３がデータ（Ｄｎ　）として
読取り、次の「測定値表示Ｊで表示器３０ａに上記ひず
み測定出力に対応したひずみ量を表示させる。次のＥＮ
Ｄですべての動作を終了する。

このように本実施例によれば、抵抗群ＲＡおよびＲＢの
簡略な構成でリード線■〜■の断線が検出でき、さらに
周知のインスツルメンテーションアンプより成るＡＭＰ
２０に第８図のような入力出力特性を持たせることでリ
ード線■の断線が検出できるという利点がある。

従って、リード線■〜■のいずれかが断線した状態でひ
ずみ測定を実行してしまうという重大な問題は解消され
、不規則な単発の現象を測定する場合など、貴重な測定
チャンスを逃がすことがないという利点があり、さらに
、動ひずみ測定等においては各瞬間の現象をとらえなけ
ればならないので、換言すれば、上記単発の現象が連続
しているようなものなので、測定終了後に断線に気付い
ても、同じ現象（実験）が再現できるという保証もない
が、本実施例では、このような問題を確実に防止できる
という利点がある。

また、Ａ／Ｄコンバータ２２は、データサイズ８ビツト
、動作速度２００μＳ程度の安価（数百円）なもので構
成でき、さらに抵抗群ＲＡおよびＲＢのそれぞれの抵抗
値の許容誤差も、あらかじめ知ることができるので、高
価な抵抗を用いなくてもよいという利点がある。

また、第９図〜第１２図のｒ測定値補正」、「比例判定
」で述べたように、検出電圧（Ｖｄ　）の絶対量ではな
く、相対量のみで断線判定ができるので、ブリッジ１自
体が不平衡であっても何ら支障がないという利点がある
。

また、操作者がリード、線■〜■を１本ずつ点検するの
に比べて、検出に至るまでの動作速度が極めて迅速であ
るという利点がある。従って、本来のひずみ測定を行う
までに要する準備の時間が大幅に節約できるという利点
がある。

また、断線検出（判定）を行って、正常結線であった場
合は、自動的に平衡調整を行うので、操作者はスタート
スイッチ２９を操作するだけで準備が完了するので、準
備時間の節約と共に使い勝手が頗る良いという利点があ
る。

また、例えば、リード線■の断線は、ひずみゲージＧ３
．Ｇ４が共に断線したことと等価なのでひずみゲージの
断線も検出できるという利点がある。ただし現実的には
、リード線■〜■は距離が長い場合が多いのに対して、
ひずみゲージ０１〜Ｇ４は近い部位に添着されるので、
断線検出の手間（労力）としては、リード線■〜■の方
がはるかに手間がかかる。従って１本実施例の現実的な
効果は多大である。

尚１本発明は、上述の実施例に限定されることなく、そ
の要旨を逸脱しない範囲内で、種々の変形実施が可能で
ある。

例えば、第１０図のＣ１以下に第１４図に示すフローチ
ャートを追加してもよい。つまり１．第１０図において
、Ｃ１に排出されるのはリード線■が断線の場合である
が、不測の事態（例えば突発的なノイズの発生等）によ
る誤動作を防止するために、第１４図に示すように「チ
ェックＲＡ動作」を実行し、データオーバーがあればＦ
に排出し。

データオーバーがなければＥに至って、リード線■が断
線していると判定するように構成してもよい。

また、第１１図〜第１３図における「正常フラグＯＮＪ
は省略してもよい。すなわち、ＲＡＭ　２８内は断線フ
ラグＦ１〜Ｆ４のみとし、この断線フラグＦ１〜Ｆ４の
いずれもＯＮしてぃないときは正常結線であると定義し
ておけばよい。

また、上記被測定体の挙動（現象）が遅い場合は、測定
スイッチ２９ａを省略してもよい。すなわち、スタート
スイッチ２９の操作によって、ひずみ測定を開始するが
、その直前に断線検出と平［調整を行うように構成して
もよい。実際には。

該断線検出と平衡調整の動作を合計してもおよそ１００
ｍ５以内であり、この間上記挙動の変化が起らなければ
タイミング的にひずみ測定に影響を与えることはない。

また、抵抗群ＲＡおよびＲＢはそれぞれ５０にΩ、１０
０ＫΩ、２００にΩに限ることなく、初期電圧Ｖｄｉが
安全最大初期電圧Ｖｄｂの範囲内にあるとき、最大シフ
ト電圧Ｖ■を発生してもデータオーバーが発生しないよ
うに抵抗値に設定するならば他の抵抗値でもよい。また
、付加抵抗の抵抗値は、２倍、４倍の比例関係に限るこ
となく、その関係が検出電圧（Ｖｄ　）として検出可能
であれば、比例関係以外の関係でもよい。

また、ひずみ測定を交流のブリッジ電源で行う場合は、
切換リレー８，１０の外部側接点８ｃ。

１０ｃに交流ひずみ測定器（図示せず）の入力端を接続
賎、切換リレー９．１１の外部側接点９ｃ　。

１１ｃに交流のブリッジ電源（図示せず）を接続した上
で、切換信号（Ｌ）によって切換リレー８〜１１を切換
えるように構成してもよい。

また、Ａ／Ｄコンバータ２２は１個別に設けるように示
したが、ＣＰＵ２３に内蔵されている場合は、これを用
いてもよい。この場合は、より簡略で安価に製造できる
という利点がある。

（ｅ）　　効果 以上詳述したように請求項１に記載の発明によれば、構
成が極めて簡素で、安価に製作することができ、ブリッ
ジ回路の入力端および出力端にそれぞれ接続されるべき
入力リード線および出力リード線の断線を確実且つ迅速
に検出することができ、しかも、たとえブリッジ回路を
構成する辺抵抗が広範囲に亘る抵抗値を有している場合
でも適用し得るブリッジ回路の断線検出装置を提供する
ことができ、また、請求項２に記載の発明によれば、請
求項１に記載の発明と同様な効果が得られるブリッジ回
路の断線検出方法を提供することができ、さらに、請求
項３に記載の発明によれば、構成が極めて簡素で、安価
に製作することができ、入力リード線および出力リード
線の断線の有無を先ず判定し、断線がない場合には引続
きブリッジ回路の初期不平衡分を自動的に且つ純電子的
に補正し得る機能をもったひずみ測定装置を提供するこ
とができる。

【図面の簡単な説明】

第１図は、本発明に係るブリッジ回路の断線検出装置お
よびひずみ測定装置の一実施例の全体構成を示すブロッ
ク図、第２図は、第１図に示す実施例のＡＭＰ２０の詳
しい構成を示す回路図、第３図は、第１図に示すＡ／Ｄ
コンバータの入力電圧範囲を示す説明図、第４図は、判
定動作（２）の動作内容を説明する説明図、第５図およ
び第６図は、判定動作（１）および判定動作（２）を説
明するためにリード線■およびリード線■が断線した場
合の第１図を簡略化した回路図、第７図は。 断線検出（判定）を行うための真理値表を示す図、第８
図は、第２図に示したインスツルメンテーションアンプ
の入出力特性を説明する図、第９図〜第１３図は、いず
れも第１図に示す実施例の動作順序を示すフローチャー
トで、このうち、第９図はメインルーチンを、第１０図
および第１１図は判定動作（１）をそれぞれ示す第９図
のサブルーチン、第１２図および第１３図は、判定動作
（２）および判定動作（３）を示す第９図のサブルーチ
ン、第１４図は、第１０図の変形例を示すフローチャー
トである。 １・・・・・・ホイートストンブリッジ回路（ブリッジ
）、Ｇｌ、Ｇ２．Ｇ３．Ｇ４・・・・・・ひずみゲージ
、２ａ　、　２ｂ　、　３ａ　、　３ｂ　−接続点。 ４〜７・・・・・・端子、　　　　　■〜■・・・・・
・リード線、８〜１１・・・・・・切換リレー、 １２・・・・・・ブリッジ電源、 １３〜１８・・・・・・アナログスイッチ、ＲＡＩ〜Ｒ
Ａ３．ＲＢＩ〜ＲＢ３・・・・・・付加抵抗、１９・・
・・・・デコーダ。 ２０・・・・・・入力増幅回路（アンプ）、２１・・・
・・・加算回路、 ２２・・・・・・Ａ／Ｄコンバータ、 ２３・・・・・・総合制御部（ＣＰＵ）、２４・・・・
・・平衡制御部、 ２５・・・・・・第１断線判定部、 ２６・・・・・・第２断線判定部、 ２７・・・・・・固定メモリ（ＲＯＭ）。 ２８・・・・・・読書き自在なメモリ（ＲＡＭ）、２９
・・・・・・スタートスイッチ、 ２９ａ・・・・・・測定スイッチ、 ３ｏ・・・・・・Ｄ／Ａコンバータ。 ３０ａ・・・・・・表示器。 ３１〜３３・・・・・・演算増幅器、 Ｄ１〜Ｄ４・・・・・・ダイオード、 ３４〜３８・・・・・・抵抗、 Ｅｌ、Ｅ２・・・・・・電源。

Claims (3)

【特許請求の範囲】
1. （１）略同一抵抗値の辺抵抗で４辺を構成するホイート
   ストンブリッジ回路の入力端および出力端に接続される
   べき入力リード線および出力リード線の断線を検出する
   ブリッジ回路の断線検出装置において、相隣れる上記辺
   抵抗の接続点のうち対向する１組をそれぞれ第１および
   第２の接続点として上記入力端を成し、他の対向する１
   組をそれぞれ第３および第４の接続点として上記出力端
   を成し上記装置から離隔された外部に設けられた上記ホ
   イートストンブリッジ回路と、上記入力端に所定の電圧
   を印加するブリッジ電源と、上記第１および第２の接続
   点と上記ブリッジ電源との間を接続する第１および第２
   の入力リード線と、一端がそれぞれ上記第３および第４
   の接続点に接続された第１および第２の出力リード線と
   、この第１および第２の出力リード線の他端が接続され
   この他端間の電圧を検出してこれに対応した検出電圧を
   出力するブリッジ出力検出回路と、このブリッジ出力検
   出回路からのアナログ信号である上記検出電圧を受けて
   これをデジタル信号に変換するアナログ／デジタル変換
   手段と、抵抗値がそれぞれ所定の関係を有する少なくと
   も３つ以上の付加抵抗２組より成る第１および第２の付
   加抵抗群と、上記第１の付加抵抗群のそれぞれの付加抵
   抗を独立的に上記装置内の上記第１の入力リード線と上
   記第１の出力リード線との間に電気的に接続する挿入状
   態または電気的に分離する開放状態に切換え、さらに上
   記第２の付加抵抗群のそれぞれの付加抵抗を独立的に上
   記装置内の上記第１の出力リード線と上記第２の入力リ
   ード線との間に上記挿入状態または上記開放状態に切換
   える付加抵抗制御手段と、上記付加抵抗のすべてが上記
   開放状態で、しかも上記ホイートストンブリッジ回路と
   上記入力リード線および出力リード線との接続状態が不
   明の状況下で検出した上記検出電圧を初期電圧として上
   記アナログ／デジタル変換手段を介して受けこの初期電
   圧が該アナログ／デジタル変換手段の入力可能な最大入
   力電圧範囲より遥かに小さい安全最大初期電圧の範囲内
   であるか否かを判定し、さらに上記初期電圧が該安全最
   大初期電圧を超えている場合は上記最大入力電圧範囲内
   か否かを判定する第１の断線判定手段と、第１または第
   ２の付加抵抗群のそれぞれの付加抵抗を順次単独で挿入
   状態にしたとき、これに対応するそれぞれの検出電圧を
   上記アナログ／デジタル変換手段を介して受けそれぞれ
   の付加抵抗が有する抵抗値の関係に対応する該検出電圧
   の関係が成立するか否かを判定し、成立しないときは上
   記最大入力電圧範囲を超えるか否かを判定する第２の断
   線判定手段とを具備し、上記各リード線が上記ホイート
   ストンブリッジ回路に正常に接続されているとき、上記
   挿入状態に切換えることによって上記検出電圧に最大の
   偏位を生じせしめる１つの上記付加抵抗と上記辺抵抗と
   の組合せであっても該最大の偏位が上記最大入力電圧範
   囲を超えないような安全抵抗値に設定し且つ上記第２の
   出力リード線以外の各リード線のいずれかが断線してい
   るときでも上記初期電圧が上記安全最大初期電圧の範囲
   内であれば、上記最大の偏位が上記入力電圧範囲を超え
   ないような上記安全抵抗値に設定した該１つの付加抵抗
   を上記第１および第２の付加抵抗群にそれぞれ１つずつ
   有し、上記初期電圧が上記安全最大初期電圧を超え且つ
   上記最大入力電圧範囲内であるとき、上記第１または第
   ２の付加抵抗群の上記安全抵抗値を有する付加抵抗を挿
   入状態にしてその後他の付加抵抗を挿入状態にしても上
   記検出電圧が上記最大入力電圧範囲を超えることのない
   仮の初期電圧を強制的に設定し、上記付加抵抗のすべて
   が上記開放状態であるとき、上記第２の出力リード線が
   断線した場合には、上記初期電圧が上記最大入力電圧範
   囲を超え、逆に上記第２の出力リード線が上記第４の接
   続点に接続された状態で上記第１の出力リード線、第１
   および第２の入力リード線のいずれかが断線した場合に
   は、上記初期電圧が上記最大入力電圧範囲を超えないよ
   うに構成したことを特徴とするブリッジ回路の断線検出
   装置。
2. （２）略同一抵抗値の辺抵抗で４辺を構成するホイート
   ストンブリッジ回路の入力端および出力端に接続される
   べき入力リード線および出力リード線の断線を検出する
   ブリッジ回路の断線検出方法において、上記ホイートス
   トンブリッジ回路の相隣れる上記辺抵抗の接続点のうち
   対向する１組をそれぞれ上記入力端としての第１および
   第２の接続点とし他の対向する１組をそれぞれ上記出力
   端としての第３および第４の接続点とし、該第３および
   第４の接続点に第１および第２の上記出力リード線の一
   端をそれぞれ接続し、上記第１および第２の接続点に第
   １および第２の上記入力リード線の一端をそれぞれ接続
   してこの他端を所定の電圧を出力するブリッジ電源に接
   続し、上記第１および第２の出力リード線の他端が接続
   されこの他端間の電圧を検出しこの電圧に対応した検出
   電圧を出力し、上記ホイートストンブリッジ回路への上
   記各リード線の接続状態が不明な状況下で検出した上記
   検出電圧を初期電圧とし、アナログ信号である該検出電
   圧を受けてデジタル信号に変換するアナログ／デジタル
   変換手段の入力可能な最大の電圧範囲を最大入力電圧範
   囲としたとき、上記第２の出力リード線が断線した場合
   には上記初期電圧が上記最大入力電圧範囲を超え、逆に
   上記第２の出力リード線が上記第４の接続点に接続され
   た状態で他の各リード線のいずれかが断線した場合には
   上記初期電圧が上記最大入力電圧範囲を超えないように
   上記ブリッジ出力検出回路を構成し、上記ホイートスト
   ンブリッジ回路に上記各リード線が正常に接続されてい
   るとき、上記第１の入力リード線と上記第１の出力リー
   ド線の間に付加抵抗を接続し得るように第１の挿入部を
   設けると共に、上記第１の出力リード線と上記第２の入
   力リード線との間に付加抵抗を接続し得るように第２の
   挿入部を設け、この第１または第２の挿入部に挿入する
   ことにより上記検出電圧に最大の偏位を生じせしめる付
   加抵抗と上記辺抵抗の組合せであっても該最大の偏位が
   上記最大入力電圧範囲を超えないように該付加抵抗を安
   全抵抗値に設定し、且つ上記第２の出力リード線以外の
   各リード線のいずれかが断線しているときでも上記初期
   電圧が上記安全最大初期電圧の範囲内であれば上記最大
   の偏位が上記最大入力電圧範囲を超えないように上記安
   全抵抗値を設定し、上記ホイートストンブリッジ回路と
   上記各リード線とが正常に接続されているとき、上記第
   １または第２の挿入部に接続したとき上記最大の偏位よ
   りも小さい偏位を上記検出電圧に与え且つ上記安全抵抗
   値とそれぞれ所定の関係にある抵抗値を有する他の少な
   くとも二つ以上の付加抵抗を準備しておき、第１の断線
   判定動作として、上記初期電圧が上記最大入力電圧範囲
   を超えたときは第２出力リード線が断線していると判定
   し、また、超えていないときは初期電圧が上記安全最大
   初期電圧の範囲内であるか否かの判定を行い、該安全最
   大初期電圧の範囲内であるときは、第２の断線判定動作
   として、上記第１または第２の挿入部に上記３つの付加
   抵抗を順次単独で接続し、これに対応するそれぞれの検
   出電圧を上記アナログ／デジタル変換手段を介して受け
   それぞれの付加抵抗の間にある抵抗値の所定の関係に対
   応する該検出電圧の所定の関係が成立するか否かを判定
   する第１または第２のチェック動作を行い、上記所定の
   関係が成立する場合は第１の入力リード線または第２の
   入力リード線の断線と判定し、成立しない場合は該検出
   電圧が上記最大入力範囲を超えたか否かを判定し超えて
   いるときは第１の出力リード線の断線と判定し、上記第
   １および第２チェック動作のいずれにおいても上記検出
   電圧の上記所定の関係が成立するときは上記リード線の
   すべてが正常に接続されていると判定し、さらに上記初
   期電圧が上記安全最大初期電圧の範囲を超え且つ上記最
   大入力電圧範囲内であるときは、上記安全抵抗値を有す
   る付加抵抗を上記第１また第２の挿入部に接続してこの
   状態を保持し、この後第２または第１の挿入部に上記安
   全抵抗値を有する付加抵抗を接続しても上記検出電圧が
   上記最大入力電圧範囲を超えることのない仮の初期電圧
   を強制的に設定した上で、上記第２の断線判定動作と同
   様な判定動作を行うことを特徴とするブリッジ回路の断
   線検出方法。
3. （３）ひずみ量に応じた出力を発生するひずみゲージで
   ４辺が構成されたホイートストンブリッジ回路の出力信
   号を検出して上記ひずみ量を測定するひずみ測定装置に
   おいて、１対の入力リード線を介して上記ホイートスト
   ンブリッジ回路に所定の電圧を印加するブリッジ電源と
   、１対の出力リード線を介して上記出力信号を受けこれ
   に対応する検出電圧を出力するブリッジ出力検出回路と
   、不平衝打消し電圧および上記検出電圧を受けこれらの
   代数和を演算する加算回路と、この加算回路からのアナ
   ログ信号である加算出力を受けてデジタル信号に変換す
   るアナログ／デジタル変換手段と、抵抗値に所定の関係
   を有する少なくとも３つ以上の付加抵抗から１組が成る
   ２組の付加抵抗群と、この付加抵抗群の各１組の各付加
   抵抗を１対の上記入力リード線と１つの上記出力リード
   線との間にそれぞれ独立的に接続または開放する付加抵
   抗制御手段と、上記各入力リード線および出力リード線
   の上記ホイートストンブリッジ回路への接続状態が不明
   な状況下で得られる上記検出電圧を初期電圧とすると、
   第１の条件として上記付加抵抗がすべて開放であって該
   初期電圧が上記アナログ／デジタル変換手段の入力可能
   な最大入力電圧範囲を超えたか否か、第２および第３の
   条件として上記付加抵抗制御手段を介して上記２組の付
   加抵抗群をそれぞれ独立的に接続していずれの場合に上
   記初期電圧が上記最大入力電圧範囲を超えたか否かおよ
   び超えない場合は該付加抵抗の上記所定の関係に対応す
   る検出電圧の電圧関係が成立するか否か、第４の条件と
   して上記付加抵抗制御手段を介して上記２組の付加抵抗
   群をそれぞれ独立的に接続していずれの場合も上記電圧
   関係が成立するか否かを調べて上記各リード線のいずれ
   かの断線を判定する断線判定手段と、上記付加抵抗のす
   べてが開放され且つ上記ホイートストンブリッジ回路と
   上記各リード線が正常に接続されしかも上記不平衝打消
   し電圧が出力されていないとき上記デジタル／アナログ
   変換手段を介して受けた上記検出電圧に等しい上記加算
   出力を０〔Ｖ〕にするような平衝データを出力する平衡
   制御手段と、上記平衡データを受けてこれに対応する上
   記不平衝打消し電圧を出力する打消し電圧発生回路とを
   具備し、上記各リード線の断線の有無を判定した上で上
   記ひずみゲージの抵抗変化によって生じる上記ホイート
   ストンブリッジ回路の不平衝を検知し応力を測定し得る
   ように構成したことを特徴とするひずみ測定装置。