JPH01233744A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01233744A JPH01233744A JP63061626A JP6162688A JPH01233744A JP H01233744 A JPH01233744 A JP H01233744A JP 63061626 A JP63061626 A JP 63061626A JP 6162688 A JP6162688 A JP 6162688A JP H01233744 A JPH01233744 A JP H01233744A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- constant potential
- semiconductor device
- signal wiring
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/209—Vertical interconnections, e.g. vias
- H10W44/212—Coaxial feed-throughs in substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップを封止するパッケージを備えた
高速半導体装置に関し、特に、マイクロ波帯域（数ＧＨ
ｚ〜数十〇１ｌｚ）の高周波信号を伝送する半導体チッ
プを封止するパッケージに適用して有効な技術に関する
ものである。
高速半導体装置に関し、特に、マイクロ波帯域（数ＧＨ
ｚ〜数十〇１ｌｚ）の高周波信号を伝送する半導体チッ
プを封止するパッケージに適用して有効な技術に関する
ものである。
半導体チップは、パッケージのキャビデイの中に搭載さ
れ、ボンディングワイヤを介してパッケージの基板（ベ
ース）の中の信号配線に接続される。この信号配線は、
パッケージの中を前記半導体チップの主面と平行な方向
に延在して、アウタリードに接続される。従来の半導体
装置は、パッケージの中の半導体チップがマイクロ波帯
域で動作をする場合には、前記信号配線をマイクロスト
リップライン又はストリップラインに構成していた（日
経マグロウヒル社発行、日経マイクロデバイス、１９８
５年１１月号、ｐｐＨｌ〜１１７）。
れ、ボンディングワイヤを介してパッケージの基板（ベ
ース）の中の信号配線に接続される。この信号配線は、
パッケージの中を前記半導体チップの主面と平行な方向
に延在して、アウタリードに接続される。従来の半導体
装置は、パッケージの中の半導体チップがマイクロ波帯
域で動作をする場合には、前記信号配線をマイクロスト
リップライン又はストリップラインに構成していた（日
経マグロウヒル社発行、日経マイクロデバイス、１９８
５年１１月号、ｐｐＨｌ〜１１７）。
また、前記半導体チップの搭載面は、半導体チップのポ
ンディングパッドと前記信号配線との高さをほぼ等しく
するため、信号配線が設けられている面より窪んだ構造
となっている。そして、半導体チップは、上からキャッ
プで蓋をされて封止されるが、このキャップは、前記信
号配線やボンディングワイヤ間のアイソレーション特性
を高めるために、金属で形成し、さらに接地される。
ンディングパッドと前記信号配線との高さをほぼ等しく
するため、信号配線が設けられている面より窪んだ構造
となっている。そして、半導体チップは、上からキャッ
プで蓋をされて封止されるが、このキャップは、前記信
号配線やボンディングワイヤ間のアイソレーション特性
を高めるために、金属で形成し、さらに接地される。
本発明者は、前記ストリップライン及びマイクロストリ
ップラインに構成された信号配線を検討した結果１次の
問題点を見出した。
ップラインに構成された信号配線を検討した結果１次の
問題点を見出した。
まず、前記信号配線は、平板状をしており、しかも厚さ
が２０〜２５μｍ程度と非常に薄くなっている。このた
め、信号配線の幅を０．２ｍｍ程度に大きく取ってもそ
の断面積が小さいため、インダクタンス、配線抵抗、配
線容量が大きく、信号の伝搬速度の向上を図ることが難
しかった。これら信号配線のインダクタンス、配線抵抗
、配線容量の低減を図るためには、前記信号配線の配線
長を短くしなければならないが、前述のように、信号配
線がパッケージの中を半導体チップの主面と平行な方向
、すなわち横方向に延在しているため、配線長を短くす
ることが非常に難しかった。
が２０〜２５μｍ程度と非常に薄くなっている。このた
め、信号配線の幅を０．２ｍｍ程度に大きく取ってもそ
の断面積が小さいため、インダクタンス、配線抵抗、配
線容量が大きく、信号の伝搬速度の向上を図ることが難
しかった。これら信号配線のインダクタンス、配線抵抗
、配線容量の低減を図るためには、前記信号配線の配線
長を短くしなければならないが、前述のように、信号配
線がパッケージの中を半導体チップの主面と平行な方向
、すなわち横方向に延在しているため、配線長を短くす
ることが非常に難しかった。
また、前述のように、パッケージの半導体チップが搭載
されている窪みの部分と、信号配線が設けられている面
との間の段差部には、ストリップライン又はマイクロス
トリップラインの接地堰体が設けられていないため、こ
こから高周波信号が漏洩し、信号配線間で相互作用（ク
ロストーク）を生じる。
されている窪みの部分と、信号配線が設けられている面
との間の段差部には、ストリップライン又はマイクロス
トリップラインの接地堰体が設けられていないため、こ
こから高周波信号が漏洩し、信号配線間で相互作用（ク
ロストーク）を生じる。
一方、前記キャップは平板で、その厚さが薄いため、キ
ャップ自身のインダクタンスや抵抗が大きく、６ＧＩＩ
ｚ〜１０ＧＨｚ付近になると自己共振を起して、半導体
装置の高周波伝送特性を劣化させていた。このキャップ
のインダクタンスや抵抗を低減するためには、キャップ
の厚さを厚くすればよいが、そうするとパッケージの高
さが高くなる、という問題が生じる。また、前記のよう
にキャップが平板状をしていると、ボンディングワイヤ
までの距離が大きいため、ボンディングワイヤから出る
電気力線をシールドするのが難しくなり、ボンディング
ワイヤ間のアイソレーションが不充分になる。
ャップ自身のインダクタンスや抵抗が大きく、６ＧＩＩ
ｚ〜１０ＧＨｚ付近になると自己共振を起して、半導体
装置の高周波伝送特性を劣化させていた。このキャップ
のインダクタンスや抵抗を低減するためには、キャップ
の厚さを厚くすればよいが、そうするとパッケージの高
さが高くなる、という問題が生じる。また、前記のよう
にキャップが平板状をしていると、ボンディングワイヤ
までの距離が大きいため、ボンディングワイヤから出る
電気力線をシールドするのが難しくなり、ボンディング
ワイヤ間のアイソレーションが不充分になる。
これらのことから、信号配線同志が干渉し合うという問
題があった。
題があった。
本発明の目的は、高速半導体装置において、信頼性の向
上をはかることができる技術を提供することにある。
上をはかることができる技術を提供することにある。
本発明の他の目的は、数ＧＨｚ〜数十ＧＨｚの高周波信
号を伝送する際に、信号配線間の相互作用を防止するこ
とができる半導体装置を提供することにある。
号を伝送する際に、信号配線間の相互作用を防止するこ
とができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップを封止したパッケージの基板の
中に信号配線を備えた半導体装置において、前記信号配
線の周囲に、前記信号配線と同軸方向で同軸ケーブル状
に複数本の定電位配線を設けたものである。
中に信号配線を備えた半導体装置において、前記信号配
線の周囲に、前記信号配線と同軸方向で同軸ケーブル状
に複数本の定電位配線を設けたものである。
上述した手段によれば、前記信号配線の周囲に設けられ
た定電位配線によって１信号配線同志の間が同軸ケーブ
ルと同程度にシールドされるので、アイソレーション特
性を向上することができる。
た定電位配線によって１信号配線同志の間が同軸ケーブ
ルと同程度にシールドされるので、アイソレーション特
性を向上することができる。
また、前記信号配線と定電位配線の間隔を調整すること
により、信号配線のインピーダンスを所望の値（例えば
５０Ω）に設定することができる。
により、信号配線のインピーダンスを所望の値（例えば
５０Ω）に設定することができる。
以下１本発明の一実施例の半導体装置を図面を用いて説
明する。
明する。
第１図は１本発明の一実施例の半導体装置の断面図、
第２図は、第１図に示した半導体装置の■−■切断線部
分の平面図。
分の平面図。
第３図は、第２図に示した半導体装置の破線で囲んだ部
分■の拡大平面図である。
分■の拡大平面図である。
まず、半導体装置全体の概略構成を説明する。
第１図乃至第３図において、１００はパッケージの基板
であり、例えばセラミック（ＡＱｚｏａ）からなってい
る。この基板１００のキャビティ （凹部）１０１の底
には、単結晶シリコンやＧ ａ Ａ ｓ、等からなる半
導体チップ１が金属膜２を介して搭載されている。半導
体チップｌは、ボンディングワイヤ３を介して基板１０
０の電極４に接続されている。
であり、例えばセラミック（ＡＱｚｏａ）からなってい
る。この基板１００のキャビティ （凹部）１０１の底
には、単結晶シリコンやＧ ａ Ａ ｓ、等からなる半
導体チップ１が金属膜２を介して搭載されている。半導
体チップｌは、ボンディングワイヤ３を介して基板１０
０の電極４に接続されている。
” ５は半導体装置の信号配線であり、基板１００の
キャビティ１０１より外側の部分に複数設けられている
。そして、それぞれの信号配線５と信号配線５の間には
内部定電位配置ｌＡ６が設けられている。
キャビティ１０１より外側の部分に複数設けられている
。そして、それぞれの信号配線５と信号配線５の間には
内部定電位配置ｌＡ６が設けられている。
また、基板１００の外側の側面には外部定電位配線７が
設けられており、この外部定電位配線７と、内部定電位
配線６と、金属膜２とで信号配線５をシールドするよう
になっている。基板１００の上には金属からなるキャッ
プ８が、金属膜９を介して設けられており、このキャッ
プ８でボンディングワイヤ３や半導体チップ１を外部電
界からシールドしている。
設けられており、この外部定電位配線７と、内部定電位
配線６と、金属膜２とで信号配線５をシールドするよう
になっている。基板１００の上には金属からなるキャッ
プ８が、金属膜９を介して設けられており、このキャッ
プ８でボンディングワイヤ３や半導体チップ１を外部電
界からシールドしている。
次に、半導体装置の各部の構成を詳細に説明する。
前記金属膜２は、キャビティ１０１の底面から壁
−面のほぼ全域に設けられ、特に、キャビティ１０
１の壁面では、電極４の近くまで設けることによって、
信号配線５から出る電気力線の漏洩をできるだけ少くし
ている６信号配ｍｓは、基板１００の中を高さ方向、す
なわち半導体チップ１の主面と垂直な方向に延在して設
けられており、その上端には電極４が接続されている。
−面のほぼ全域に設けられ、特に、キャビティ１０
１の壁面では、電極４の近くまで設けることによって、
信号配線５から出る電気力線の漏洩をできるだけ少くし
ている６信号配ｍｓは、基板１００の中を高さ方向、す
なわち半導体チップ１の主面と垂直な方向に延在して設
けられており、その上端には電極４が接続されている。
この電極４は、キャビティ１０１の中の金属膜２からは
絶縁されている。
絶縁されている。
信号配線５の下端は、基板１００の底面に複数設けられ
ているアウターリード１０のうちの所定のアウターリー
ドｌＯに接続されている。なお、基板１００の中には電
源配線すなわち、電源電位Ｖｃｃを給電する配線や接地
電位Ｖｓｓを給電する配線が設けられるが、この電源配
線も信号配線５と同様に、基板１００の高さ方向に延在
して設けられている。
ているアウターリード１０のうちの所定のアウターリー
ドｌＯに接続されている。なお、基板１００の中には電
源配線すなわち、電源電位Ｖｃｃを給電する配線や接地
電位Ｖｓｓを給電する配線が設けられるが、この電源配
線も信号配線５と同様に、基板１００の高さ方向に延在
して設けられている。
信号配線５の間の内部定電位配線６は、信号配線５と平
行に、また同一方向に延在して設けられている。それぞ
れの信号配線５と内部定電位配線６は、はぼ直線的に並
ぶように配列されている。なお、前記電源電位を給電す
る配線と信号配線５の間、電源電位を給電する配線と接
地電位を給電する配線の間、接地電位を給電する配線と
信号配線５の間にも内部定電位配線６を設けている。こ
れら信号配線５や内部定電位記ＩＩＡ６は、直径が例え
ば０．２ｍｍの円柱状導体からなっている。前記外部定
電位配線フは、板状に形成してあり、基板１００の側面
の信号配線５に対応した位置に設けられている。また、
外部定電位配線フは、信号配線５より長くされて、基板
１００の下面近くから上端近くまで設けられている。た
だし、外部定電位配線７は、信号配線５が接続されてい
るアウターリード１０からは絶ｉされている。この外部
定電位配線フと、内部定電位配線６と、金属１１ｇ２と
は、第３図に示したように信号配線５に対して同軸ケー
ブル状に配列されている。
行に、また同一方向に延在して設けられている。それぞ
れの信号配線５と内部定電位配線６は、はぼ直線的に並
ぶように配列されている。なお、前記電源電位を給電す
る配線と信号配線５の間、電源電位を給電する配線と接
地電位を給電する配線の間、接地電位を給電する配線と
信号配線５の間にも内部定電位配線６を設けている。こ
れら信号配線５や内部定電位記ＩＩＡ６は、直径が例え
ば０．２ｍｍの円柱状導体からなっている。前記外部定
電位配線フは、板状に形成してあり、基板１００の側面
の信号配線５に対応した位置に設けられている。また、
外部定電位配線フは、信号配線５より長くされて、基板
１００の下面近くから上端近くまで設けられている。た
だし、外部定電位配線７は、信号配線５が接続されてい
るアウターリード１０からは絶ｉされている。この外部
定電位配線フと、内部定電位配線６と、金属１１ｇ２と
は、第３図に示したように信号配線５に対して同軸ケー
ブル状に配列されている。
ここで、金属膜２と、内部定電位配線６．外部定電位配
線フと、アウターリード１０と、キャップ８とのそれぞ
れの接続関係を第４図に示す。
線フと、アウターリード１０と、キャップ８とのそれぞ
れの接続関係を第４図に示す。
第４図は、金属ｗＸ２と、内部定電位配線６．外部定電
位配線７と、アウターリード１０と、キャップ８とのそ
れぞれの接続関係を説明するための半導体装置の模式的
な断面図である。
位配線７と、アウターリード１０と、キャップ８とのそ
れぞれの接続関係を説明するための半導体装置の模式的
な断面図である。
前記外部定電位配線７．内部定電位配線６．金属膜２の
それぞれの間は、基板１００内の接続配線１１によって
接続され、またそれぞれの内部定電位配線６の上端は、
基板１００の上面の金属膜９を介してキャップ８に接続
されている。また、例えば何本かの内部定電位配線６は
、アウターリード１０のうちの定電位例えば接地電位Ｖ
ｓｓを給電するためのアウターリード１０に接続されて
いる。また、内部定電位配線５のうちの所定のものは、
ボンディングワイヤ３を介して、半導体チップ１上の定
電位を給電するためのポンディングパッド、例えば接地
電位Ｖｓｓを給電するためのポンディングパッドに接続
されている。前記信号配線５から外部定電位配線７．内
部定電位配線６及び金属膜２までのそれぞれの距離を調
整することにより、信号配線５のインピーダンスを種々
な値に設定することができる。
それぞれの間は、基板１００内の接続配線１１によって
接続され、またそれぞれの内部定電位配線６の上端は、
基板１００の上面の金属膜９を介してキャップ８に接続
されている。また、例えば何本かの内部定電位配線６は
、アウターリード１０のうちの定電位例えば接地電位Ｖ
ｓｓを給電するためのアウターリード１０に接続されて
いる。また、内部定電位配線５のうちの所定のものは、
ボンディングワイヤ３を介して、半導体チップ１上の定
電位を給電するためのポンディングパッド、例えば接地
電位Ｖｓｓを給電するためのポンディングパッドに接続
されている。前記信号配線５から外部定電位配線７．内
部定電位配線６及び金属膜２までのそれぞれの距離を調
整することにより、信号配線５のインピーダンスを種々
な値に設定することができる。
前記キャップ８は、その下面の中央部がキャビティ１０
１の方へ出るように・、周辺部より中央部を厚くしであ
る。キャップ８の周辺部の厚さは、例えば１５０μｍ程
度、中央部の厚さは５００μｍ程度である。
１の方へ出るように・、周辺部より中央部を厚くしであ
る。キャップ８の周辺部の厚さは、例えば１５０μｍ程
度、中央部の厚さは５００μｍ程度である。
前記金属膜２．外部定電位配線７及び基板１００の上面
の金属膜９は、タングステン（Ｗ）膜の上にニッケル（
Ｎｉ）メツキをし、さらに金（Ａｕ）メツキをしたもの
からなっている。基板１００と信号配線５．内部定電位
配線６及び接続配線１１は、グリーンシートを積層し、
これに熱処理をして形成したものである。電極４はタン
グステン（Ｗ）膜からなり、基板１００から露出してい
る部分にはニッケル（Ｎｉ）メツキ、さらにその上に金
（ＡＵ）メツキが施しである。アウターリード１００及
びキャップ８は、例えば４２７０イで構成されている。
の金属膜９は、タングステン（Ｗ）膜の上にニッケル（
Ｎｉ）メツキをし、さらに金（Ａｕ）メツキをしたもの
からなっている。基板１００と信号配線５．内部定電位
配線６及び接続配線１１は、グリーンシートを積層し、
これに熱処理をして形成したものである。電極４はタン
グステン（Ｗ）膜からなり、基板１００から露出してい
る部分にはニッケル（Ｎｉ）メツキ、さらにその上に金
（ＡＵ）メツキが施しである。アウターリード１００及
びキャップ８は、例えば４２７０イで構成されている。
なお１本発明の半導体装置は、第５図及び第６図に示し
たように構成することもできる。
たように構成することもできる。
第５図は、第１図に示した本発明の一実施例の半導体装
置と異る半導体装置の構成を説明するための図。
置と異る半導体装置の構成を説明するための図。
第６図は、第５図に示した半導体装置の信号配線５が設
けられている部分の拡大平面図である。
けられている部分の拡大平面図である。
第５図及び第６図に示すように、内部定電位配線６及び
外部定電位記ＩＡ７の双方を基板１００の中に設け、こ
れら内部定電位配線６．外部定電位配線７．金属膜２を
それぞれ信号配線５の周囲に同軸ケーブル状に設けて、
信号配線５のシールドを行うこともできる。
外部定電位記ＩＡ７の双方を基板１００の中に設け、こ
れら内部定電位配線６．外部定電位配線７．金属膜２を
それぞれ信号配線５の周囲に同軸ケーブル状に設けて、
信号配線５のシールドを行うこともできる。
以上、説明した本実施例の半導体装置の構成から次の効
果を得ることができる。
果を得ることができる。
半導体チップ１を封止したパッケージの基板１００の中
に信号配、１ｌＸ５を備えた半導体装置において。
に信号配、１ｌＸ５を備えた半導体装置において。
前記信号配線５の周囲に、前記信号配ｔｉＡ５と同軸方
向で同軸ケーブル状に複数本の定電位配線（内部定電位
配線６．外部定電位配線）及び金属膜２からなる）をそ
れぞれ設けたことにより、この定電位配線によって信号
配線５同志の間が同軸ケーブルと同程度にシールドされ
るので、信号配線５間のアイソレーション特性を向上す
ることができる。また、前記信号配線５と定電位配線（
内部定電位配線６．外部定電位配線）、金属膜２）の間
隔を調整することにより、信号配線５のインピーダンス
を所望の値（例えば５ｏΩ）にすることができる。
向で同軸ケーブル状に複数本の定電位配線（内部定電位
配線６．外部定電位配線）及び金属膜２からなる）をそ
れぞれ設けたことにより、この定電位配線によって信号
配線５同志の間が同軸ケーブルと同程度にシールドされ
るので、信号配線５間のアイソレーション特性を向上す
ることができる。また、前記信号配線５と定電位配線（
内部定電位配線６．外部定電位配線）、金属膜２）の間
隔を調整することにより、信号配線５のインピーダンス
を所望の値（例えば５ｏΩ）にすることができる。
また、信号配線５のほとんどの部分が、金属膜２、内部
定電位配線６及び外部定電位配線７でシールドされてい
るので、信号配線５からの漏洩電気力線を非常に少くす
ることができる。
定電位配線６及び外部定電位配線７でシールドされてい
るので、信号配線５からの漏洩電気力線を非常に少くす
ることができる。
また、信号配線５が基板１００の底面から上面に向けて
高さ方向に設けられていることにより、その長さを非常
に短くすることができるので、インダクタンスＬ、配線
抵抗Ｒ２配線容量Ｃのそれぞれを低減することができる
。
高さ方向に設けられていることにより、その長さを非常
に短くすることができるので、インダクタンスＬ、配線
抵抗Ｒ２配線容量Ｃのそれぞれを低減することができる
。
また、信号配線５が円柱導体からなることにより、同じ
配線幅のマイクロストリップラインに較べて断面積が大
きくなるので、単位長さ（例えば１ｍｍ）当りのインダ
クタンスＬを約１７３．配線抵抗Ｒを約１／８に低減で
きる。
配線幅のマイクロストリップラインに較べて断面積が大
きくなるので、単位長さ（例えば１ｍｍ）当りのインダ
クタンスＬを約１７３．配線抵抗Ｒを約１／８に低減で
きる。
また、キャップ８の中央部分を厚くしたことにより、そ
の中央部がボンディングワイヤ３に近くなり、ボンディ
ングワイヤ３から出る電気力線１２を遮蔽することがで
きるので、ボンディングワイヤ３同志の間のアイソレー
ション特性を向上することができる。
の中央部がボンディングワイヤ３に近くなり、ボンディ
ングワイヤ３から出る電気力線１２を遮蔽することがで
きるので、ボンディングワイヤ３同志の間のアイソレー
ション特性を向上することができる。
次に、キャップ８の中央を厚くしたことによって、キャ
ップ８自身の共振周波数を高くできることを第７図及び
第８図を用いて説明する。
ップ８自身の共振周波数を高くできることを第７図及び
第８図を用いて説明する。
第７図は、平板状をしたキャップ８に分布するインダク
タンスし及び抵抗Ｒの分布状態を説明するための図。
タンスし及び抵抗Ｒの分布状態を説明するための図。
第８図は、中央部を周辺部より厚くしたキャップ８のイ
ンダクタンスＬ及び抵抗Ｒの分状態を説明するための図
である。
ンダクタンスＬ及び抵抗Ｒの分状態を説明するための図
である。
第７図に示すように、キャップ８が平板状をしていると
きの周辺部のインダクタンスＬ１及び抵抗Ｒ１、中央部
のインダクタンスＬ２及び抵抗Ｒ２、前記周辺部と反対
側の周辺部のインダクタンスＬ３及び抵抗Ｒ３の大きさ
は、キャップ８の周辺部、中央部を問わず同じ大きさに
なる。しかし、第８図に示したように、中央部が厚くな
っているため、その中央部のインダクタンスＬａｌ及び
抵抗Ｒａ２は、前記平板状をしたキャップ８の中央部の
インダクタンスＬ２及び抵抗Ｒ２より小さくなる（Ｌ
２＞Ｌ ａ ２ 、 Ｒ２＞Ｒａ ２） 、これにより
、キャップ８の共振周波数を信号配線５やボンディング
ワイヤ３を流れる信号電流の周波数より高くすることが
できる。
きの周辺部のインダクタンスＬ１及び抵抗Ｒ１、中央部
のインダクタンスＬ２及び抵抗Ｒ２、前記周辺部と反対
側の周辺部のインダクタンスＬ３及び抵抗Ｒ３の大きさ
は、キャップ８の周辺部、中央部を問わず同じ大きさに
なる。しかし、第８図に示したように、中央部が厚くな
っているため、その中央部のインダクタンスＬａｌ及び
抵抗Ｒａ２は、前記平板状をしたキャップ８の中央部の
インダクタンスＬ２及び抵抗Ｒ２より小さくなる（Ｌ
２＞Ｌ ａ ２ 、 Ｒ２＞Ｒａ ２） 、これにより
、キャップ８の共振周波数を信号配線５やボンディング
ワイヤ３を流れる信号電流の周波数より高くすることが
できる。
これらのことから、本実施例の半導体装置は、従来のも
のに比べて、半導体装置全体で、インダクタンスＬを約
１／２〜１／３に低減し、配線間容量を約１７１０に低
減し、配線抵抗を約１７２０〜１／３０に低減できる。
のに比べて、半導体装置全体で、インダクタンスＬを約
１／２〜１／３に低減し、配線間容量を約１７１０に低
減し、配線抵抗を約１７２０〜１／３０に低減できる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
定電位配線によって信号配線同志の間が同軸ケーブルと
同程度にシールドされるので、信号配線間のアイソレー
ジ１ン特性を向上することができる。また、前記信号配
線と定電位配線（内部定電位配線、外部定電位配線、金
属膜）の間隔を調整することにより、信号配線のインピ
ーダンスを所望の値（例えば５０Ω）にすることができ
る。
同程度にシールドされるので、信号配線間のアイソレー
ジ１ン特性を向上することができる。また、前記信号配
線と定電位配線（内部定電位配線、外部定電位配線、金
属膜）の間隔を調整することにより、信号配線のインピ
ーダンスを所望の値（例えば５０Ω）にすることができ
る。
これらのことから、高速度半導体装置の信頼性を向上す
ることができる。
ることができる。
第１図は、本発明の一実施例の半導体装置の断面図。
第２図は、第１図に示した半導体装置を■−■切断線の
ところで切って見たときの平面図。 第３図は、第２図に示した半導体装置の破線で囲んだ部
分■の拡大平面図、 第４図は、金属膜と、内部定電位配線、外部定電位配線
と、アウターリードと、キャップとのそれぞれの接続間
系を説明するための半導体装置の模式的な断面図、 第５図は、第１図に示した本発明の一実施例の半導体装
置と異る半導体装置の構成を説明するための図、 第６図は、第５図に示した半導体装置の信号配線が設け
られている部分の拡大平面図。 第７図は、平板状をしたキャップのインダクタンスＬ及
び抵抗Ｒの部分を説明するための図、第８図は、中央部
を周辺部より厚くしたキャップのインダクタンスし及び
抵抗Ｒの部分を説明するための回である。 ゛図中、Ｚｏｏ・・・基板、１０１・・・キャビティ、
１・・・半導体チップ、２，９・・・金属膜、３・・・
ボンディングワイヤ、４・・・電極、５・・・信号配線
、６・・・内部定電位配線、７・・・外部定電位配線、
８・・・キャップ、１０・・・アウターリード、１１・
・・接続配線、１２・・・電気力線である。
ところで切って見たときの平面図。 第３図は、第２図に示した半導体装置の破線で囲んだ部
分■の拡大平面図、 第４図は、金属膜と、内部定電位配線、外部定電位配線
と、アウターリードと、キャップとのそれぞれの接続間
系を説明するための半導体装置の模式的な断面図、 第５図は、第１図に示した本発明の一実施例の半導体装
置と異る半導体装置の構成を説明するための図、 第６図は、第５図に示した半導体装置の信号配線が設け
られている部分の拡大平面図。 第７図は、平板状をしたキャップのインダクタンスＬ及
び抵抗Ｒの部分を説明するための図、第８図は、中央部
を周辺部より厚くしたキャップのインダクタンスし及び
抵抗Ｒの部分を説明するための回である。 ゛図中、Ｚｏｏ・・・基板、１０１・・・キャビティ、
１・・・半導体チップ、２，９・・・金属膜、３・・・
ボンディングワイヤ、４・・・電極、５・・・信号配線
、６・・・内部定電位配線、７・・・外部定電位配線、
８・・・キャップ、１０・・・アウターリード、１１・
・・接続配線、１２・・・電気力線である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを封止したパッケージの基板の中に信
号配線を備えた半導体装置において、前記信号配線の周
囲に、前記信号配線と同軸方向で同軸ケーブル状に複数
本の定電位配線を設けたことを特徴とする半導体装置。 ２、前記信号配線及び定電位配線は、前記半導体チップ
の主面に対して垂直な方向に延在するように、前記基板
の中に設けられていることを特徴とする特許請求の範囲
第１項に記載の半導体装置。 ３、前記信号配線及び定電位配線は、円柱状をしている
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061626A JPH01233744A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
| EP19890300973 EP0331289A3 (en) | 1988-02-26 | 1989-02-01 | Semiconductor device with impedance matching means |
| KR1019890001518A KR890013750A (ko) | 1988-02-26 | 1989-02-10 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061626A JPH01233744A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01233744A true JPH01233744A (ja) | 1989-09-19 |
Family
ID=13176580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63061626A Pending JPH01233744A (ja) | 1988-02-26 | 1988-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01233744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019582A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 高速信号回路基板およびその信号伝送特性の改善方法。 |
-
1988
- 1988-03-14 JP JP63061626A patent/JPH01233744A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019582A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 高速信号回路基板およびその信号伝送特性の改善方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| US6747344B2 (en) | Lead frame assemblies with voltage reference plane and IC packages including same | |
| JP2679965B2 (ja) | 半導体チップパッケージ | |
| US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
| US7854368B2 (en) | Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers | |
| US6472737B1 (en) | Lead frame decoupling capacitor, semiconductor device packages including the same and methods | |
| KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
| US6911734B2 (en) | Semiconductor device and electronic device | |
| US6509643B2 (en) | Tab tape with stiffener and semiconductor device using same | |
| JPS61205001A (ja) | 伝送線路 | |
| EP0331289A2 (en) | Semiconductor device with impedance matching means | |
| KR20250044114A (ko) | 전자기 차폐 구조 및 패키징 방법 | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US4992851A (en) | Characteristic impedance-correct chip carrier for microwave semiconductor components | |
| US5880520A (en) | Low mutual inductance lead frame device | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JPH02198158A (ja) | 半導体装置 | |
| JPS63152141A (ja) | プロ−ブカ−ド | |
| JP2882396B2 (ja) | 半導体装置 | |
| JP3410673B2 (ja) | 半導体装置及び半導体チップの実装方法 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP2732659B2 (ja) | 高速集積回路用パッケージ型装置 | |
| JPS63318802A (ja) | 集積回路パツケ−ジ | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JPS62119949A (ja) | 半導体装置用パツケ−ジ |