JPH01233828A - タイミングパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイミングパルス発生回路に関し、特にシステ
ムクロックに同期して周期的な繰返しパターンをもつタ
イミングパルスを発生するタイミングパルス発生回路に
関する。

〔従来の技術〕

従来のこの種のタイミングパルス発生回路のブロック図
を第３図に示す、カウンタ３０２は、システムクロック
であるクロックパルスを計数し、計数結果を読出し専用
メモリーカウンタ３０２の出力は（ＲＯＭ）３０３にア
ドレス信号として与える。すなわちシステムクロックを
カウンタ３０２がカウントアツプすると、これによりＲ
ＯＭ３０３のアドレスが歩進される。ＲＯＭ３０３には
タイミングパルスのパターンを示すデータが１周期分子
めストアされており、カウンタ３０２のアドレス制御に
従い、ＲＯＭ３０３からタイミングパルスが出力される
。ＲＯＭ　３０３の出力はゲート回路３０４で並−直列
変換された上でラッチされ、タイミングパルスが送出さ
れる。

〔発明が解決しようとする課題〕

上述した従来のタイミングパルス発生回路では、ＲＯＭ
　３０３の内容を変更することで任意のパターンのタイ
ミングパルスを発生させ得る利点を有するが、タイミン
グパルスの周期が長い場合にはＲＯＭ３０３の回路規模
を大形化せざるを得す、高価格化すると共に、装置の小
型化、電力の省力化が困難であるという欠点がある。

本発明の目的は、上述の欠点を除去し従来よりも回路規
模が小形で低価格化でき、従って装置を小形化、低消費
電力化できるタイミングパルス発生回路を提供すること
にある。

〔課題を解決するための手段〕

本発明の回路は、クロックパルスを予め設定した個数ま
で巡回計数する第１のカウンターを有し該計数結果がタ
イミングパルス中の繰返しパターンの開始タイミングを
示す値に達する度に第１のパルスを発生する第１のタイ
ミング手段と、前記クロックパルスを前記繰返しパター
ンの各周期毎に巡回計数する第２及び第３のカウンター
を有し該第２のカウンターの計数結果がパルス立上り期
間を示す値に達する度に第２のパルスを発生し該第３の
カウンターの計数結果がパルス立下り期間を示す値に達
する度に第４のパルスを発生する第２のタイミング手段
と、前記第２のパルスを計数する第４のカウンターを有
し該計数結果が所定の値に達した時に第４のパルスを発
生する第３のタイミング手段と、前記第１及び第３のパ
ルスの発生時に前記第２のカウンターを起動させると共
に前記タイミングパルスを立上らせ前記第２のパルスの
発生時に前記第３のカウンターを起動させると共に前記
タイミングパルスを立下らせ更に前記第４のパルスの発
生時に前記第２及び第３のカウンターを型動させる制御
手段とを、備えている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。同
図において、参照番号１０２．１．０９゜１１２、及び
１１５はカウンター、１０３，１０８．１１３．及び１
１７はレジスター、１０４゜１１０．１１４．及び１２
４はコンパレータ、１０５はＤ形のフリップフロップ、
１０６はオアゲート、１０７はＳＲ形のフリップフロッ
プ、１１１はインバータを、それぞれ示す。

第２図は、本実施例の回路で発生させるタイミングパル
スの１周期のパターンを示すタイミング図でちる。同図
に示す１周期のパターンは、周期の開始時刻ｔ。から時
間ＴＡだけ経過した時に第１番目のパルス幅ＴＢのパル
スが立上り、この第１番目のパルスの立下りのあと、時
間Ｔｃの経過後にパルス幅ＴＢのパルスが出現するパタ
ーンを第Ｎ番目のパルスまで繰返す。

第１図において、カウンター１０２は、ゼロの初期値か
らスタートしシステムクロックであるクロックパルスを
カウントアツプしていき、タイミングパルスの１周期分
まで、すなわちスタートしたあと時間ＣＴＡ十Ｎ−Ｔａ
　十（Ｎ　　１　）　Ｔｃ　〕だけ経過するまで、カウ
ントしたところで、初期値にリセットして、タイミング
パルスの各周期のタイミングを設定する。

レジスター１０３には、タイミングパルスの第１番目の
パルス立上りのタイミング、すなわち第２図における時
間ＴＡ、を設定するデータが予めストアされており、レ
ジスタ１０８，１１３．及び１１７には、第２番目〜第
Ｎ番目のパルスパターンを設定するなめ、それぞれ第２
図の時間ＴＢ。

Ｔｃ、及びパルス数Ｎを設定するデータがストアされて
いる。時刻ｔ。にカウンター１０２がタロツクパルスの
カウントをスタートしたあと、時間Ｔ＾だけ経過した時
に、コンパレーター１０４は、カウンター１０２及びレ
ジウタ−１０３の再送出信号のデータ値が一致するので
、一致パルスを出力する。この一致パルスに応じて、フ
リップフロップ１０５の出力端（ζ−）ではパルス立上
りとなり、カウンター１０９のカウントをスタートさせ
、またインバーター１１１を通してカウンター１１２に
パルス立下りを与え非カウント状態にする。

このあと、カウンター１０９がクロックパルスをカウン
トしていき、時間ＴＲだけ経過すると、カウンター１０
９及びレジスター１０８の再送出データが一致し、コン
パレーター１１０から一致パルスが送出される。この一
致パルスに応じて、フリップフロップ１０７の出力端（
Ｑ＞にパルス立下りを生じカウンター１１２にカウント
をスタートさせ、またカウンター１０９を非カウント状
態に切替えると共に、カウンター１１５がカウントアツ
プする。このあと、カウンター１１２がクロックパルス
をカウントしていき、時間Ｔｃだけ経過すると、カウン
ター１１２及びレジスター１１３の再送出データが一致
し、コンパレーター１１４から一致パルスが送出される
。この一致パルスはオアゲート１０６を通してフリップ
フロップ１０７に与えられ、その出力端（Ｑ＞にパルス
立上りを生じさせる。

このような動作を緑返して、カウンター１１５のカウン
ト結果がパルス数Ｎに達すると、カウンター１１５及び
レジスター１１７の再送出データが一致し、コンパレー
ター１２１から一致パルスが出力され、フリップフロッ
プ１０５にリセットをかける。この時、フリップフロッ
プ１０５の出力端（Ｑ＞にパルス立上りを生じ、カウン
ター１０９及び１１２はリセットされる。

このようにして、第２図のようなＮ回パルス繰返しパタ
ーンをもつタイミングパルスを、フリップフロップ１０
７の出力端（（−）から得ることができる。

〔発明の効果〕

以上説明したように本発明は、タイミングパルスのパタ
ーンをレジスター内のデータで設定することにより、タ
イミングパルス毎のパターンデータをストアしたメモリ
ーを使う従来の回路に比べて、特にパターン長が長い場
合、回路規模を小形化して低価格の集積回路で実現でき
、従って装置の小形化、低消費電力化を図れるという効
果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明の実施例の動作を説明するためのタイミング図、第
３図は従来のタイミングパルス発生回路を示すブロック
図である。 １０２．１０９，１１２，１１５・・・カウンター、１
０３．１０８，１１３，１１７・・・レジスター、１０
４．１１０，１１４，１２４・・・コンパレター、１０
５．１０７・・・フリップフロップ、１０６・・・オア
ゲート、１１１・・・インバーター。

Claims (1)

【特許請求の範囲】
1. クロックパルスを予め設定した個数まで巡回計数する第
   １のカウンターを有し該計数結果がタイミングパルス中
   の繰返しパターンの開始タイミングを示す値に達する度
   に第１のパルスを発生する第１のタイミング手段と、前
   記クロックパルスを前記繰返しパターンの各周期毎に巡
   回計数する第２及び第３のカウンターを有し該第２のカ
   ウンターの計数結果がパルス立上り期間を示す値に達す
   る度に第２のパルスを発生し該第３のカウンターの計数
   結果がパルス立下り期間を示す値に達する度に第４のパ
   ルスを発生する第２のタイミング手段と、前記第２のパ
   ルスを計数する第４のカウンターを有し該計数結果が所
   定の値に達した時に第４のパルスを発生する第３のタイ
   ミング手段と、前記第１及び第３のパルスの発生時に前
   記第２のカウンターを起動させると共に前記タイミング
   パルスを立上らせ前記第２のパルスの発生時に前記第３
   のカウンターを起動させると共に前記タイミングパルス
   を立下らせ更に前記第４のパルスの発生時に前記第２及
   び第３のカウンターを止動させる制御手段とを、備えて
   いることを特徴とするタイミングパルス発生回路。