JPH01238341A - 高速光バス - Google Patents
高速光バスInfo
- Publication number
- JPH01238341A JPH01238341A JP63066489A JP6648988A JPH01238341A JP H01238341 A JPH01238341 A JP H01238341A JP 63066489 A JP63066489 A JP 63066489A JP 6648988 A JP6648988 A JP 6648988A JP H01238341 A JPH01238341 A JP H01238341A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- phase
- clock
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 44
- 239000013307 optical fiber Substances 0.000 claims abstract description 17
- 238000000605 extraction Methods 0.000 claims abstract description 15
- 230000001934 delay Effects 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速光バスに関し、特に電子計算機。
電子交換機等の情報処理システムにおける高速光バスに
関する。
関する。
電子交換機を用いた情報処理の高速化・分散化が進むに
つれ、大容量情報を高速且つ高品質で伝送可能な光ファ
イバを用いた高速光バスの必要性が高まりつつある。
つれ、大容量情報を高速且つ高品質で伝送可能な光ファ
イバを用いた高速光バスの必要性が高まりつつある。
第２図は、Ｎ本の光ファイバを用いた従来の高速光バス
の一例のブロック図である。
の一例のブロック図である。
第２図において、２００は送信部、２０１〜２ＯＮはデ
ータ線、２ＯＮ＋１は同期線、２１１〜２１Ｎ＋−１は
電気／光変換部（ＥＯ）、２２１〜２２Ｎ＋ｌは光ファ
イバ、２３１〜２３Ｎ＋ｌは光／電気変換部（ＯＥ）、
２４１〜２４Ｎ＋１は広帯域アンプ（Ａ）、２８１〜２
８Ｎは識別再生回路（ＤＥＣ）、２９０は受信部である
。
ータ線、２ＯＮ＋１は同期線、２１１〜２１Ｎ＋−１は
電気／光変換部（ＥＯ）、２２１〜２２Ｎ＋ｌは光ファ
イバ、２３１〜２３Ｎ＋ｌは光／電気変換部（ＯＥ）、
２４１〜２４Ｎ＋１は広帯域アンプ（Ａ）、２８１〜２
８Ｎは識別再生回路（ＤＥＣ）、２９０は受信部である
。
送信部２００から送信される同期クロック及びこの同期
クロックに同期したＮ本の並列情報は、各々同期線２Ｏ
Ｎ＋１及びデータ線２０１〜２ＯＮを用いて伝送され、
Ｎ＋１個の電気／光変換部２１１〜２１Ｎ＋１で電気信
号から光信号に変換される。この光信号がＮ＋１本の光
ファイバ２２１〜２２Ｎ＋１を用いて受信側へ伝送され
、受信側のＮ＋１個の光／電気変換部２３１〜２３Ｎ＋
１で電気信号に変換され、同期クロック及び受信情報と
なる。更に、前述のＮ本のデータ線２０１〜２ＯＮを用
いて伝送された受信情報は、同期線２ＯＮ＋１を用いて
伝送された同期クロックと識別再生回路２８１〜２８Ｎ
とを用いて、波形の識別整形及び再生を行い、受信部２
９０に情報を伝送している。
クロックに同期したＮ本の並列情報は、各々同期線２Ｏ
Ｎ＋１及びデータ線２０１〜２ＯＮを用いて伝送され、
Ｎ＋１個の電気／光変換部２１１〜２１Ｎ＋１で電気信
号から光信号に変換される。この光信号がＮ＋１本の光
ファイバ２２１〜２２Ｎ＋１を用いて受信側へ伝送され
、受信側のＮ＋１個の光／電気変換部２３１〜２３Ｎ＋
１で電気信号に変換され、同期クロック及び受信情報と
なる。更に、前述のＮ本のデータ線２０１〜２ＯＮを用
いて伝送された受信情報は、同期線２ＯＮ＋１を用いて
伝送された同期クロックと識別再生回路２８１〜２８Ｎ
とを用いて、波形の識別整形及び再生を行い、受信部２
９０に情報を伝送している。
第２図に示す従来例に於て、電気／光変換部２１１〜２
１Ｎ＋１．光／電気変換部２３１〜２３Ｎ＋１．広帯域
アンプ２４１〜２４Ｎ＋１は、−般に、トランジスタ等
の電気素子や、レーザダイオード、発光ダイオード等の
発光素子、及び、アバランシェフォトダイオード等の受
光素子から構成されており、これら各素子は個々に特性
のばらつきを有している。例えば、電気素子では波形の
応答特性のばらつき、発光素子では発光波長のばらつき
、更には各素子の温度特性のばらつきである。光ファイ
バ２２１〜２２Ｎ＋１においては、ファイバの分散特性
などのばらつきである。高速に並列データ伝送を行う場
合、特にこれらの素子特性のばらつきや送信される信号
のパターン効果が、受信情報のデータ間のスキュー（位
相歪）や信号間の遅延ばらつきを増大させる。また、布
設されるケーブル間の距離精度によっても信号間の位相
ばらつきは生じてしまう。受信部２９０においては、前
記同期線２ＯＮ＋１を用いて送信された同期クロツタと
識別再生回路２８１〜２８Ｎとを用いて受信情報の信号
波形の識別再生を行い、データ間のスキューおよび信号
間の遅延ばらつきを吸収していた。しかしながら、同期
クロックおよび受信情報は、素子特性のばらつきや送信
信号のパターン効果などのために波形ジッタを有してい
る。さらには、受信情報のスキューなどの吸収に用いる
同期クロックと受信情報との位相関係は、バス布設時に
一意的に定まる。このため、受信情報間及び同期クロッ
クとの相互の位相関係が最適な状態にあるとは限らず、
加えて受信情報及び同期クロックのジッタのために、識
別再生回路２８１〜２８Ｎを用いて波形の識別再生をす
る際の符号誤りの発生率が高くなる。そのため、送信部
２００、受信部２９０間での伝送誤り率が低下する。
１Ｎ＋１．光／電気変換部２３１〜２３Ｎ＋１．広帯域
アンプ２４１〜２４Ｎ＋１は、−般に、トランジスタ等
の電気素子や、レーザダイオード、発光ダイオード等の
発光素子、及び、アバランシェフォトダイオード等の受
光素子から構成されており、これら各素子は個々に特性
のばらつきを有している。例えば、電気素子では波形の
応答特性のばらつき、発光素子では発光波長のばらつき
、更には各素子の温度特性のばらつきである。光ファイ
バ２２１〜２２Ｎ＋１においては、ファイバの分散特性
などのばらつきである。高速に並列データ伝送を行う場
合、特にこれらの素子特性のばらつきや送信される信号
のパターン効果が、受信情報のデータ間のスキュー（位
相歪）や信号間の遅延ばらつきを増大させる。また、布
設されるケーブル間の距離精度によっても信号間の位相
ばらつきは生じてしまう。受信部２９０においては、前
記同期線２ＯＮ＋１を用いて送信された同期クロツタと
識別再生回路２８１〜２８Ｎとを用いて受信情報の信号
波形の識別再生を行い、データ間のスキューおよび信号
間の遅延ばらつきを吸収していた。しかしながら、同期
クロックおよび受信情報は、素子特性のばらつきや送信
信号のパターン効果などのために波形ジッタを有してい
る。さらには、受信情報のスキューなどの吸収に用いる
同期クロックと受信情報との位相関係は、バス布設時に
一意的に定まる。このため、受信情報間及び同期クロッ
クとの相互の位相関係が最適な状態にあるとは限らず、
加えて受信情報及び同期クロックのジッタのために、識
別再生回路２８１〜２８Ｎを用いて波形の識別再生をす
る際の符号誤りの発生率が高くなる。そのため、送信部
２００、受信部２９０間での伝送誤り率が低下する。
このような欠点は、光ファイバを用いた高速光バスのよ
り一層の高速化を阻む要因となっている。
り一層の高速化を阻む要因となっている。
本発明は上記欠点に鑑みてなされたものであり、並列に
送信されたデータ間の位相状態が同位相と゛なるように
受信データの位相を制御する高速光バスを提供すること
になる。
送信されたデータ間の位相状態が同位相と゛なるように
受信データの位相を制御する高速光バスを提供すること
になる。
本発明の高速光バスは、Ｎ個の情報系列が各々入力され
るＮ個の電気／光変換器と、このＮ個の電気／光変換器
に一端が各々接続されたＮ本の光ファイバと、このＮ本
の光ファイバの出力を直接若しくは光学レンズを介して
入力するＮ個の光／電気変換器と、このＮ個の光／電気
変換器に従続接続され電気信号の伝播時間を可変とする
Ｎ個の電気信号遅延手段と、このＮ個の電気信号遅延手
段の出力からクロック成分を粗抽出するＮ個のタイミン
グ粗抽出手段と、１個の電圧制御クロック発生器と、こ
の電圧制御クロック発生器の出力信号である基準クロッ
ク信号と前記Ｎ個のタイミング粗抽出手段の出力として
得られる租いクロック成分との位相比較を各々行うＮ個
の位相比較器とを含み、このＮ個の位相比較器のうち予
め定めた位相比較器の出力を前記電圧制御クロック発生
器の周波数／位相制御信号としてもちい残りのＮ−１個
の位相比較器は前記粗いクロック成分の各々に対応する
前記電気信号遅延手段に遅延制御信号を各々出力するよ
うにして構成される。
るＮ個の電気／光変換器と、このＮ個の電気／光変換器
に一端が各々接続されたＮ本の光ファイバと、このＮ本
の光ファイバの出力を直接若しくは光学レンズを介して
入力するＮ個の光／電気変換器と、このＮ個の光／電気
変換器に従続接続され電気信号の伝播時間を可変とする
Ｎ個の電気信号遅延手段と、このＮ個の電気信号遅延手
段の出力からクロック成分を粗抽出するＮ個のタイミン
グ粗抽出手段と、１個の電圧制御クロック発生器と、こ
の電圧制御クロック発生器の出力信号である基準クロッ
ク信号と前記Ｎ個のタイミング粗抽出手段の出力として
得られる租いクロック成分との位相比較を各々行うＮ個
の位相比較器とを含み、このＮ個の位相比較器のうち予
め定めた位相比較器の出力を前記電圧制御クロック発生
器の周波数／位相制御信号としてもちい残りのＮ−１個
の位相比較器は前記粗いクロック成分の各々に対応する
前記電気信号遅延手段に遅延制御信号を各々出力するよ
うにして構成される。
送信部からＮ本の光ファイバで伝送されたＮ個の情報は
、光／電気変換器で電気信号に変換され、増幅された後
電気信号遅延手段を介して２分岐される。２分岐された
データ信号のうち一方は、タイミング粗抽出回路へ入力
され、自データから粗いクロック信号を抽出する。この
タイミング粗抽出回路で抽出されたＮ個の粗いクロック
信号は、各々の位相比較器に入力される。このＮ個の位
相比較器では、受信部に設けられた電圧制御クロック発
生器の出力した同期クロック信号が共通に入力され、Ｎ
個の粗いクロック信号との位相比較が行われる。このＮ
個の位相比較器のうち予め定めた１個の位相比較器の出
力信号は、電圧制御クロック発生器の制御信号として電
圧制御クロック発生器の周波数／位相の制御を行う。残
りＮ−１個の位相比較器の出力信号は、広帯域増幅器に
従続に設けられているＮ−１個の電気信号遅延手段に対
して、位相比較結果にもとづき、電圧制御クロック発生
器の出力した同期クロック信号とＮ−１個の各々の粗い
クロック信号とを同位相とするべく、遅延量の制御を行
う。これによってＮ個のタイミング信号、すなわち、粗
いクロック信号と同期クロック信号とは全て同位相とな
り、この同期クロック信号で電気信号遅延手段の出力信
号を識別再生するため、データ間のスキューおよび信号
間の遅延ばらつきの吸収が可能となり、データ間の同期
を確実に取ることが可能となる。
、光／電気変換器で電気信号に変換され、増幅された後
電気信号遅延手段を介して２分岐される。２分岐された
データ信号のうち一方は、タイミング粗抽出回路へ入力
され、自データから粗いクロック信号を抽出する。この
タイミング粗抽出回路で抽出されたＮ個の粗いクロック
信号は、各々の位相比較器に入力される。このＮ個の位
相比較器では、受信部に設けられた電圧制御クロック発
生器の出力した同期クロック信号が共通に入力され、Ｎ
個の粗いクロック信号との位相比較が行われる。このＮ
個の位相比較器のうち予め定めた１個の位相比較器の出
力信号は、電圧制御クロック発生器の制御信号として電
圧制御クロック発生器の周波数／位相の制御を行う。残
りＮ−１個の位相比較器の出力信号は、広帯域増幅器に
従続に設けられているＮ−１個の電気信号遅延手段に対
して、位相比較結果にもとづき、電圧制御クロック発生
器の出力した同期クロック信号とＮ−１個の各々の粗い
クロック信号とを同位相とするべく、遅延量の制御を行
う。これによってＮ個のタイミング信号、すなわち、粗
いクロック信号と同期クロック信号とは全て同位相とな
り、この同期クロック信号で電気信号遅延手段の出力信
号を識別再生するため、データ間のスキューおよび信号
間の遅延ばらつきの吸収が可能となり、データ間の同期
を確実に取ることが可能となる。
以下に、本発明の実施例について説明する６第１図は本
発明の一実施例を示すブロック図である。
発明の一実施例を示すブロック図である。
１００は送信部、１０１〜ＩＯＮはデータ線、１１１〜
ＩＩＮは電気／光変換部（Ｅ○）、１２１〜１２Ｎは光
ファイバ、１３１〜１３Ｎは光／電気変換部（○Ｅ）、
１４１〜１４Ｎは広帯域増幅回路（Ａ）、１５１〜１５
Ｎは電気信号遅延回路（ＤＬ）、１８１〜１８Ｎは識別
再生回路（ＤＥＣ）、１６１〜１６Ｎはタイミング粗抽
出回路（ＴＩＭ）（ｒＰＣＭ通信の基礎と新技術」 （
昭４３−６−１０）産報ｐ、２Ｂ２を参照の事）、１７
１〜１７Ｎは位相比較器（ＰＣ）、１８０は電圧制御タ
ロツク発生器（ＶＣ○）、１９０は受信部である。
ＩＩＮは電気／光変換部（Ｅ○）、１２１〜１２Ｎは光
ファイバ、１３１〜１３Ｎは光／電気変換部（○Ｅ）、
１４１〜１４Ｎは広帯域増幅回路（Ａ）、１５１〜１５
Ｎは電気信号遅延回路（ＤＬ）、１８１〜１８Ｎは識別
再生回路（ＤＥＣ）、１６１〜１６Ｎはタイミング粗抽
出回路（ＴＩＭ）（ｒＰＣＭ通信の基礎と新技術」 （
昭４３−６−１０）産報ｐ、２Ｂ２を参照の事）、１７
１〜１７Ｎは位相比較器（ＰＣ）、１８０は電圧制御タ
ロツク発生器（ＶＣ○）、１９０は受信部である。
送信部１００から送信されるＮ個の並列情報は、データ
線１０１〜ＩＯＮを用いて伝送され、Ｎ個の電気／光変
換部１１１〜ＩＩＮにおいて電気信号から光信号へ変換
されたのち、Ｎ本の光ファイバ１２１〜１２Ｎに送出さ
れる。光ファイバ１２１〜１２Ｎに送出された光信号は
、Ｎ個の光／電気変換部１３１〜１３Ｎに結合される。
線１０１〜ＩＯＮを用いて伝送され、Ｎ個の電気／光変
換部１１１〜ＩＩＮにおいて電気信号から光信号へ変換
されたのち、Ｎ本の光ファイバ１２１〜１２Ｎに送出さ
れる。光ファイバ１２１〜１２Ｎに送出された光信号は
、Ｎ個の光／電気変換部１３１〜１３Ｎに結合される。
この場合、結合効率を高めるために、光学レンズを用い
て光結合を行うことがある。Ｎ個の光／電気変換部１３
１〜１３Ｎにおいて光信号から電気信号に変換されたＮ
個の並列データ情報は、Ｎ個の広帯域増幅器１４１〜１
４Ｎによって充分な増幅レベル（例えばＩＶｐ−ｐ）に
なるように増幅される。この広帯域増幅器１４１〜１４
Ｎで増幅された信号は、可変遅延量を持つ電気信号遅延
回路１５１〜１５Ｎへ入力される。受信データを遅延さ
せたＮ個の電気信号遅延回路１５１〜１５Ｎの出力信号
は２分岐され、そのうち一方の信号がＮ個のタイミ〉・
グ粗抽出回路１６１〜１６Ｎへタイミング抽出情報とし
て入力される。タイミグ粗抽出回路１６１〜１６Ｎでは
、電気信号遅延回路１５１〜１５Ｎから入力された受信
情報から粗いクロック成分を抽出し、この信号を自己抽
出クロックとして出力する。
て光結合を行うことがある。Ｎ個の光／電気変換部１３
１〜１３Ｎにおいて光信号から電気信号に変換されたＮ
個の並列データ情報は、Ｎ個の広帯域増幅器１４１〜１
４Ｎによって充分な増幅レベル（例えばＩＶｐ−ｐ）に
なるように増幅される。この広帯域増幅器１４１〜１４
Ｎで増幅された信号は、可変遅延量を持つ電気信号遅延
回路１５１〜１５Ｎへ入力される。受信データを遅延さ
せたＮ個の電気信号遅延回路１５１〜１５Ｎの出力信号
は２分岐され、そのうち一方の信号がＮ個のタイミ〉・
グ粗抽出回路１６１〜１６Ｎへタイミング抽出情報とし
て入力される。タイミグ粗抽出回路１６１〜１６Ｎでは
、電気信号遅延回路１５１〜１５Ｎから入力された受信
情報から粗いクロック成分を抽出し、この信号を自己抽
出クロックとして出力する。
受信情報からクロック成分を抽出する方法を゛自己タイ
ミング抽出方式′°と呼び、例えば、ＳＡＷフィルタ（
弾性表面波フィルタ）を用いた方法が知られているが、
本発明では受信情報から粗いクロック成分を抽出するの
みでよいため、ＳＡＷフィルタを用いる必要はなく、デ
ータの変化点検出を行い論理操作でクロック成分を粗抽
出する簡単な回路構成で良い。
ミング抽出方式′°と呼び、例えば、ＳＡＷフィルタ（
弾性表面波フィルタ）を用いた方法が知られているが、
本発明では受信情報から粗いクロック成分を抽出するの
みでよいため、ＳＡＷフィルタを用いる必要はなく、デ
ータの変化点検出を行い論理操作でクロック成分を粗抽
出する簡単な回路構成で良い。
タイミング粗抽出回路１６１〜１６Ｎで抽出された粗い
各々の自己抽出クロックは位相比較器１７１〜１７Ｎへ
入力される。一方、電圧制御クロック発生器１８０で発
生された同期クロックは、Ｎ個の位相比較器１７１〜１
７Ｎへ基準位相の同期クロックとして共通に入力される
。位相比較器１７１〜１７Ｎでは、タイミング粗抽出回
路１６１〜１６Ｎから入力される粗いクロックとの位相
差検出を行い、予め定めた位相比較器１７Ｎ出力（本実
施例ではＮ番目の系列を用いているが、任意の１番目で
あってもよい）は、電圧制御タロツク発生器１８０の周
波数／位相がＮ番目の粗いクロックと同期するようにそ
の制御信号として電圧制御クロック発生器１８０に入力
される。Ｎ−１個の位相比較器１７１〜１７Ｎ−１の出
力は、電気信号遅延回路１５１〜１５Ｎ−１に対して遅
延量の増減を制御する制御信号となる。電気信号遅延回
路１５１〜１５Ｎ−１では、位相比較器１７１〜１７Ｎ
から入力される制御信号によって遅延量を変化し、電気
信号状態にある受信情報の位相を変える。
各々の自己抽出クロックは位相比較器１７１〜１７Ｎへ
入力される。一方、電圧制御クロック発生器１８０で発
生された同期クロックは、Ｎ個の位相比較器１７１〜１
７Ｎへ基準位相の同期クロックとして共通に入力される
。位相比較器１７１〜１７Ｎでは、タイミング粗抽出回
路１６１〜１６Ｎから入力される粗いクロックとの位相
差検出を行い、予め定めた位相比較器１７Ｎ出力（本実
施例ではＮ番目の系列を用いているが、任意の１番目で
あってもよい）は、電圧制御タロツク発生器１８０の周
波数／位相がＮ番目の粗いクロックと同期するようにそ
の制御信号として電圧制御クロック発生器１８０に入力
される。Ｎ−１個の位相比較器１７１〜１７Ｎ−１の出
力は、電気信号遅延回路１５１〜１５Ｎ−１に対して遅
延量の増減を制御する制御信号となる。電気信号遅延回
路１５１〜１５Ｎ−１では、位相比較器１７１〜１７Ｎ
から入力される制御信号によって遅延量を変化し、電気
信号状態にある受信情報の位相を変える。
電気信号遅延回路１５１〜１５Ｎ−１の総遅延量を必要
以上に設定することは高周波特性を劣化させる原因とな
り兼ねないなめ、伝送ビットレートとの兼合で決定する
ことが必要である（例えば、１タイムスロット分に設計
する）。また、電気信号遅延回路１５１〜１５Ｎ−１の
初期遅延量としては、遅延量の増減動作に余裕を持つな
めにも、総遅延量の１／２の遅延量になるように位相比
較器１７１〜１７Ｎ−１からの制御信号を設定する必要
がある。さらに、電気信号遅延回路１５Ｎの総遅延量く
設定量可変範囲）は、電気信号状態回Ｉ￥８１５１〜１
５Ｎ−１の制御動作が飽和しないためにも、電気信号遅
延回路１５１〜１５Ｎ−１の総遅延量よりも若干大きな
値に設計する必要がある。
以上に設定することは高周波特性を劣化させる原因とな
り兼ねないなめ、伝送ビットレートとの兼合で決定する
ことが必要である（例えば、１タイムスロット分に設計
する）。また、電気信号遅延回路１５１〜１５Ｎ−１の
初期遅延量としては、遅延量の増減動作に余裕を持つな
めにも、総遅延量の１／２の遅延量になるように位相比
較器１７１〜１７Ｎ−１からの制御信号を設定する必要
がある。さらに、電気信号遅延回路１５Ｎの総遅延量く
設定量可変範囲）は、電気信号状態回Ｉ￥８１５１〜１
５Ｎ−１の制御動作が飽和しないためにも、電気信号遅
延回路１５１〜１５Ｎ−１の総遅延量よりも若干大きな
値に設計する必要がある。
電気信号遅延回路１５１〜１５Ｎの実現方法としては同
軸ケーブル、通常の受動素子等種々考えられるが、本実
施例では高性能、高密度遅延素子をＭ区間と、高分解能
可変機構とを組合わせた超高速遅延回路を一例として延
べる。その−例としては、ＥＣＬゲートと超高速遅延回
路とを組合わせたプログラマブル遅延回路（例えば、ニ
ルメック社製＝６ビツト超高速デイレーラインＰＤＥタ
イプ）がある。これらプログラマブル遅延回路は、ｎビ
ットのアドレスを有しており、このアドレスを外部から
電気的に設定することによって遅延時間を設定すること
ができる。例えば、エルメック社製のＰＤＥタイプは、
入力及び出力がＥＣＬゲートでバッファされている。ま
た内部に論理ゲートを有しているため電源電圧として一
５Ｖおよび一２Ｖを供給して用いる。このような高性能
遅延回路は、高速、高精度に電気信号の遅延時間を制御
することができる。
軸ケーブル、通常の受動素子等種々考えられるが、本実
施例では高性能、高密度遅延素子をＭ区間と、高分解能
可変機構とを組合わせた超高速遅延回路を一例として延
べる。その−例としては、ＥＣＬゲートと超高速遅延回
路とを組合わせたプログラマブル遅延回路（例えば、ニ
ルメック社製＝６ビツト超高速デイレーラインＰＤＥタ
イプ）がある。これらプログラマブル遅延回路は、ｎビ
ットのアドレスを有しており、このアドレスを外部から
電気的に設定することによって遅延時間を設定すること
ができる。例えば、エルメック社製のＰＤＥタイプは、
入力及び出力がＥＣＬゲートでバッファされている。ま
た内部に論理ゲートを有しているため電源電圧として一
５Ｖおよび一２Ｖを供給して用いる。このような高性能
遅延回路は、高速、高精度に電気信号の遅延時間を制御
することができる。
このようにして、電気信号遅延回路１５１〜１５Ｎによ
って同位相となった並列の受信データは、電気素子９発
光素子、受光素子の特性のばらつき、光ファイバの分散
特性などのばらつき、送信信号のパターン効果によって
生じるデータ間のスキューおよび信号間の遅延ばらつき
が吸収された状態となっている。したがって、識別回路
１８１〜１８Ｎにおいてこの受信データを、電圧制御ク
ロック発生器１８０で発生した同期クロックを用いて識
別再生することにより、受信部１９０に対して、遅延ば
らつき、スキューを取り除いた、並列受信情報間で同期
の取れたデータを送ることが可能となる。
って同位相となった並列の受信データは、電気素子９発
光素子、受光素子の特性のばらつき、光ファイバの分散
特性などのばらつき、送信信号のパターン効果によって
生じるデータ間のスキューおよび信号間の遅延ばらつき
が吸収された状態となっている。したがって、識別回路
１８１〜１８Ｎにおいてこの受信データを、電圧制御ク
ロック発生器１８０で発生した同期クロックを用いて識
別再生することにより、受信部１９０に対して、遅延ば
らつき、スキューを取り除いた、並列受信情報間で同期
の取れたデータを送ることが可能となる。
以上説明したように本発明は、同期クロックの位相およ
び位相ジッタによる伝送誤り特性を従来の構成による高
速光バスに比べて著しく改善できる効果があり、また、
送信部から受信部へ同期クロックを伝送しないので、構
成回路数が少くてすみ、より小さい回路規模で高速光バ
スを実現できる効果がある。
び位相ジッタによる伝送誤り特性を従来の構成による高
速光バスに比べて著しく改善できる効果があり、また、
送信部から受信部へ同期クロックを伝送しないので、構
成回路数が少くてすみ、より小さい回路規模で高速光バ
スを実現できる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の高速光バスの一例を示すブロック図である。 １００・・・送信部、１０１〜ＩＯＮ・・・データ線、
１１１ ＮＩＩＮ・・・電気／光変換器、１２１〜１２
Ｎ・・・光ファイバ、１３１〜１３Ｎ・・・光／電気変
換器、１４１〜１４Ｎ・・・広帯域アンプ、１５１〜１
５Ｎ・・・電気信号遅延回路、１６１〜１６Ｎ・・・タ
イミング粗抽出回路、１７１・・・１７Ｎ・・・位相比
較器、１８０・・・電圧制御クロック発生器、１８１〜
１８Ｎ・・・識別再生回路、１９０・・・受信部。
従来の高速光バスの一例を示すブロック図である。 １００・・・送信部、１０１〜ＩＯＮ・・・データ線、
１１１ ＮＩＩＮ・・・電気／光変換器、１２１〜１２
Ｎ・・・光ファイバ、１３１〜１３Ｎ・・・光／電気変
換器、１４１〜１４Ｎ・・・広帯域アンプ、１５１〜１
５Ｎ・・・電気信号遅延回路、１６１〜１６Ｎ・・・タ
イミング粗抽出回路、１７１・・・１７Ｎ・・・位相比
較器、１８０・・・電圧制御クロック発生器、１８１〜
１８Ｎ・・・識別再生回路、１９０・・・受信部。
Claims (1)
- Ｎ個の情報系列が各々入力されるＮ個の電気／光変換器
と、このＮ個の電気／光変換器に一端が各々接続された
Ｎ本の光ファイバと、このＮ本の光ファイバの出力を直
接若しくは光学レンズを介して入力するＮ個の光／電気
変換器と、このＮ個の光／電気変換器に従続接続され電
気信号の伝播時間を可変とするＮ個の電気信号遅延手段
と、このＮ個の電気信号遅延手段の出力からクロック成
分を粗抽出するＮ個のタイミング粗抽出手段と、１個の
電圧制御クロック発生器と、この電圧制御クロック発生
器の出力信号である基準クロック信号と前記Ｎ個のタイ
ミング粗抽出手段の出力として得られる粗いクロック成
分との位相比較を各々行うＮ個の位相比較器とを含み、
このＮ個の位相比較器のうち予め定めた位相比較器の出
力を前記電圧制御クロック発生器の周波数／位相制御信
号としてもちい残りのＮ−１個の位相比較器は前記粗い
クロック成分の各々に対応する前記電気信号遅延手段に
遅延制御信号を各々出力することを特徴とする高速光バ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066489A JPH01238341A (ja) | 1988-03-18 | 1988-03-18 | 高速光バス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066489A JPH01238341A (ja) | 1988-03-18 | 1988-03-18 | 高速光バス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238341A true JPH01238341A (ja) | 1989-09-22 |
Family
ID=13317262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066489A Pending JPH01238341A (ja) | 1988-03-18 | 1988-03-18 | 高速光バス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738590A (ja) * | 1993-06-01 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | 並列／直列バスにおけるエラー検出および回復システム |
| US5469284A (en) * | 1991-12-16 | 1995-11-21 | At&T Ipm Corp. | Optical packet switch |
-
1988
- 1988-03-18 JP JP63066489A patent/JPH01238341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469284A (en) * | 1991-12-16 | 1995-11-21 | At&T Ipm Corp. | Optical packet switch |
| JPH0738590A (ja) * | 1993-06-01 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | 並列／直列バスにおけるエラー検出および回復システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679307B1 (en) | Delay line separator for data bus | |
| KR100639283B1 (ko) | 스큐에 민감하지 않은 저전압 차동 수신기 | |
| CN102377703B (zh) | 发送电路和通信系统 | |
| JPH01238341A (ja) | 高速光バス | |
| US7386080B2 (en) | High-speed data sampler for optical interconnect | |
| JPS62278836A (ja) | 高速光バス | |
| US4715049A (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| US6785832B2 (en) | Process independent source synchronous data capture apparatus and method | |
| EP2399350B1 (en) | Dynamic impedance photodetector receiver circuit | |
| CN112017702B (zh) | 内存接口电路、phy芯片及处理器 | |
| JPS6367931A (ja) | 高速光バス | |
| US20080247496A1 (en) | Early HSS Rx Data Sampling | |
| JPH01238342A (ja) | 高速光バス | |
| JPS639246A (ja) | 高速光バス | |
| JPH0511692B2 (ja) | ||
| JPS63199529A (ja) | 高速光バス | |
| GB2599593A (en) | Time synchronization of bottom hole assembly components via powerline communication | |
| JPS63199530A (ja) | 高速光バス | |
| JPH04354219A (ja) | データ伝送方式 | |
| CN210431446U (zh) | 一种用于量子通信的位同步装置 | |
| TWI416920B (zh) | 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路 | |
| JP2002064478A (ja) | 並列光伝送方法、並列光伝送装置における送信機および受信機 | |
| JPH0548536A (ja) | 並列光伝送装置 | |
| US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
| Bonebright et al. | Development of dual-rate MIL-STD-1773A data bus transceiver |