JPH01240480A - 静電シールドキャリヤ - Google Patents

静電シールドキャリヤ

Info

Publication number
JPH01240480A
JPH01240480A JP1024086A JP2408689A JPH01240480A JP H01240480 A JPH01240480 A JP H01240480A JP 1024086 A JP1024086 A JP 1024086A JP 2408689 A JP2408689 A JP 2408689A JP H01240480 A JPH01240480 A JP H01240480A
Authority
JP
Japan
Prior art keywords
wall
integrated circuit
walls
pair
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1024086A
Other languages
English (en)
Inventor
Steven J Reid
スチーブン ジヨセフ レイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Publication of JPH01240480A publication Critical patent/JPH01240480A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/16Trays for chips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067Devices for protecting against damage from electrostatic discharge
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S206/00Special receptacle or package
    • Y10S206/82Separable, striplike plural articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Packaging Frangible Articles (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデュアルインラインパッケージ(DIP)集積
回路装置または8問を機械的ならびに静電シールド的に
保59“る4゛A7すA7、とくに300.400また
は600ミルDIP単体に適合する4:A7り鬼7に関
する。。
[従来の技術] 集積回路装置は(属造業省から使用者に、また使用菌の
工場において運搬する必要があり、集積回路装置は使用
のため貯蔵され必要に応じて供給される。集積回路装置
は印刷回路板に取イ1けるためRi&側面から延びるピ
ンを有するため、そのようなビンを曲げたり歪めたりし
ないことが必要である。ピン1i全体的に平行な側面か
ら延びるJ、うに形成され、二つの側面から延びる揚台
要素はデュアルインラインパッケージ< 1) I P
)集積回路要素または装置と称せられる。ビンの開隔は
1/ 1000インブーづなわらミルの単位で測定され
、DIP要素は300.400おJ、び600ミルDI
P等として特定される。
本発明以前には、個々の[)IP型要素、機械的保護が
限定される発泡樹脂性キAノリXノ、まったく機械的に
保護しないシールド袋、または機械的’rKらびに静電
シールド的に保1するが]ストの高いブリスタ包装を用
いて運搬された。
[発明が解決しようと46問題貞1 発泡樹脂キャリヤおよび袋は通常の人ささの4−べての
要素に対する万能的包装であったが、イれらは嵩高で完
全には満足リベきbのでなかった。
それらは集積回路を保護するためまた好ましくない変形
からビンを保護するため、所望の程度に機械的および静
電シールド的に保護づることかない。
現在のブリスタ包装は万能的包装とはならず、種種の大
ぎさの包装の6挿および経費のためそれらを好ましくな
いものとした。
r問題点を解決するための手段および方法」本発明によ
るギヤリヤは一緒に蝶着される箱型シェルおよびカバー
を備えている。シェルは?’N!’iを形成するため矩
形の底壁および側壁を有する。
atからシェル内に、DIR集積回路要素の二mの列の
ビンが突出している。本発明キャリA7の壁は300.
400または600ミルDIPlii体を支持して機械
的および静電シールド的に保護するように隔離している
。カバーはシェル」−にFA置され要素を包囲している
シェルは、300および400ミルDIPをその上にう
け入れるように離れた二対の平行な壁部材を備えている
。前記二つの対の平行な壁部材に直角に位置する、第3
の対の隔離した壁部材は600ミルDIPをう番)入れ
るように離れている。
[実施例1 以下、本発明を図面に基づいて一層完全に説明する。
図面には全体的にr:J号10を付された要素単体の一
$ニヤリヤが示され、4= iフリャは第2図に示す五
うなK”llの連鎖として形成するのが好ましい。
キャリF10は半円形の脆いタブまたはつ、Iニブ11
によって、第2のキャリVの同様のタブ11に接線方向
に接合される。タブ11は隣接する第2のキャリヤのタ
ブに接合する部分では暦くなっていて、それらは接線方
向端部に沿って容易に切断または破断することができる
キA7すA/10は箱7111シェル12およびカバー
13を賜えている。カバー13はシェル12の1つの側
壁の一端に沿い、薄い厚さに成形されたウェブ14によ
って形成された一体のffff1により接合されている
キA7リヤ10は導電性ポリマ合成物、好ましくは10
5ohl/c11以下の体積抵抗率を6寸−る導゛、゛
h性ポリオレフィンから成形される。適当な合成物は炭
素粒子を負荷されたポリアロマから作るのが好ましく、
炭素粒子は材料を導電性とする。適当な導電特性を備え
た材料を得るため、10〜40重量%の範囲の導N性炭
素粒子がポリアロマに添加される。炭素粒子の好ましい
割合は、約10%であることが分かった。
射出成形装置に容易に利用しうる、1050hIll/
an以上で109 o1v/CM以下の体積抵抗率を有
する導電性材料は現在公知でない。そのような導電性材
料はある要素に対して静電的にシールドするのに十分で
ある。したがって、そのような材料すなわち静電放散材
料が本発明に使用するのに適していると考えられる。導
電材料はシールド作用を生じ静電気によって要素に有害
な問題が生ずるのを制限する。
シェル12は矩形の底壁15および、向き合った端壁1
6および17、前壁18および後壁19を含む4つの側
壁を罰えている。デュアルインラインパッケージ(DI
R)集積回路(IC)要素のピン列の間に嵌合するよう
になった離れた壁が底壁からシェル12内に突出してい
る。これらの壁は底壁から(Φかに離れたビンを保持す
るのに十分な高さのものであり、それらは側λVt16
−19より短くカバー13の下方にシニ[ル12内のI
C鼓木の本体用空間を形成している。壁の好二りしい高
さは0.53cttt (0,21インチ)である。
第3図において、要素を機械的に支持する壁の11/′
11を1悦明する。第1の壁の対は、300ミル1) 
I ))をう()入れるため、その外面は0.711(
0,280インチ)だけ離れている。第1の対の壁は前
壁18および後壁19に直角にかつそれらの間に全体的
に対称に離れた2つの平行な壁20 Jj J、び21
を備えている。(q加的壁部分22゜23.24J’>
よび25は壁2973 J:び21に整合し、萌記2つ
の壁から離れ、底壁15から突出しかつ図示のように前
後の壁に接合されている。
第2の対の壁は、外面が400ミルD I r−)のビ
ンの間に1■合するためO197cm(0,380イン
チ)だけ離れている。第2の対の壁は、前壁18 d3
よび後壁19に対しC直角にかつそれらの間に全体的に
対称に離れた2゛つの平行4に壁27および28備えて
いる。ト1加的壁部分29,30.31おにび32は壁
27および28に整合しがっそこから離れている。壁部
分29〜32は前後の壁に接合されかつ底壁15から突
出している。
第3の対の壁は600ミル[)IPをうけ入れるように
形成されている。これらの壁は1.5α(0,580イ
ンチ)だけ離れている。第3の対の壁は端壁27J3よ
び28の端部に接合された2つの平行な壁34および3
5を有する。これらの壁34および35の外面は600
ミルD[Pを支持する。第3の対はさらに付加的壁36
および37を在し、それらは壁34および36に整合し
、壁20および21の端部に接合ザる。壁34 a3 
J:び35と壁22,23.29および3oとの間の1
31隙はD I Fl要索のビンをうけ入れるのに十分
、たとえば0.33cm (0,13インチ)であり、
それは壁35および37と壁部分24.25.31 J
3よび32と間の間隔に対して乙同様である。
キャリヤの全長は4.2cm<1.65インチ)とする
のが好ましく、シェル12の幅は2.8crtt(1,
1インチ)を越えないのが好ましい。
しかして、壜ナイズ300.400.600ミルDIP
の1つのfc単体は同じギA7す1710に設置りるこ
とができ、異った大きさのキAlすA/を準備づる必要
はない。
図示のように、カバー13は後壁19の偵端に沿つC蝶
着されている。カバー13はシ“1ニルを包囲りるため
矩形の頂壁および下方に重卜する端壁39を有する。2
つのllil口または凹所40がIcj壁J3よび前端
壁の接合点に形成され、tJJj8の前外端−[に形成
された2つの止金41をうfJ入れ、シェルにカバーを
合理的に固定し、シェル内のD I R要素を壁の対の
1q部にJ3いて包囲している。
突起42がカバー13士に形成され、端壁39から間に
前壁18を受1)入れる距離離れている。離れたボス4
4および45が300ミルD1[)の水体に整合してぞ
れを保持するためカバー13十に形成されるが、ボスは
壁34,35.36.1;J、び37トに設置されると
き600ミルIL) I +−’の両側に設置するのに
十分なだけ離れている。
[発明の効果1 本発明は、集積回路を保護するためまた好ましくない変
形からビンを保護するため、所シ!の程度に機械的およ
び静電シールド的に保護することができ、しかし安価で
コンパクトな静電シールドキャリヤを1qることができ
た。
【図面の簡単な説明】
第1図は本発明の斜視図。第2図は本発明にJ:って構
成された一連のキャリヤの底面図。第3図は本発明によ
るキャリヤの上面図。第4図は内部の詳細を示すしヤリ
X)の部分断面端面図。 10・・・4:17すVlll・・・タブ、12・・・
シェル、13・・・カバー、14・・・蝶番(ウェブ)
、15・・・底壁、16.17・・・端壁、18・・・
前壁、19・・・tU複、20.21−・・第1の対の
壁、22〜25・・・(付加)壁、27.28・・・第
2の対の壁、29〜32・・・(付加)壁、34.35
・・・第3の対の壁、36.37・・・(付加)壁、3
9・・・端壁、40・・・凹所、41・・・止金、42
・・・突起。

Claims (2)

    【特許請求の範囲】
  1. (1)デュアルインラインパッケージ集積回路装置を機
    械的に支持する静電シールドーキヤリヤであつて、前記
    キャリヤが導電性ポリマ材料から作られた箱型シェルを
    有し、該シェルが矩形の底壁、側壁、および蝶番装置を
    備えたカバーを有し、前記蝶番が前記カバーを前記側壁
    の1つに接合する前記静電シールドキヤリヤにおいて、
    前記シェルが、300ミルおよび400ミルのデュアル
    インラインパツケージ集積回路装置の単体または600
    ミルのデュアルインラインパッケージ集積回路装置の単
    体を支持するため前記底壁から突出する壁装置を有する
    ことを特徴とする、前記静電シールドキャリヤ。
  2. (2)デュアルインラインパッケージ集積回路装置を支
    持する前記壁装置が、前記デュアルインラインパッケー
    ジ集積回路装置の二つの接点列の間に嵌合する一対の前
    記壁装置を有し、前記壁装置が0.71cm離れた面を
    有する第1の対の平行壁、0.97cm離れた面を有す
    る第2の対の平行壁および1.5cm離れた面を有する
    前記第1および第2の対の壁に直角に位置する少なくと
    も1つの第3の対の平行壁を備えたことを特徴とする、
    請求項1記載の静電シールドキャリヤ。
JP1024086A 1988-02-04 1989-02-03 静電シールドキャリヤ Pending JPH01240480A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/152,046 US4815596A (en) 1988-02-04 1988-02-04 Dip carrier
US152046 1988-02-04

Publications (1)

Publication Number Publication Date
JPH01240480A true JPH01240480A (ja) 1989-09-26

Family

ID=22541316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1024086A Pending JPH01240480A (ja) 1988-02-04 1989-02-03 静電シールドキャリヤ

Country Status (6)

Country Link
US (1) US4815596A (ja)
EP (1) EP0327331B1 (ja)
JP (1) JPH01240480A (ja)
KR (1) KR890013749A (ja)
CA (1) CA1287189C (ja)
DE (1) DE68909265T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901853A (en) * 1989-05-26 1990-02-20 Avantek, Inc. Substrate transport box
JP2816864B2 (ja) * 1989-07-07 1998-10-27 大塚化学株式会社 搬送用ウエーハバスケット及び収納ケース
US5176525A (en) * 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
US5163551A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Integrated circuit device carrier
US5232091A (en) * 1992-10-22 1993-08-03 Eastman Kodak Company Semiconductor device shipping container
US5402885A (en) * 1993-12-20 1995-04-04 International Business Machines Corporation Access bank container system
US6193069B1 (en) * 1999-04-22 2001-02-27 Compaq Computer Corporation Apparatus for packaging processing system elements for mailing and shipping
US20080156783A1 (en) * 2006-12-29 2008-07-03 Vanden Heuvel Michael L Portable multi-wire feeder
USD611074S1 (en) * 2007-08-31 2010-03-02 Illinois Tool Works Inc. Portable battery powered welder
US9399263B2 (en) * 2007-08-31 2016-07-26 Hobart Brothers Company Portable battery powered welder
US7646605B2 (en) * 2007-08-31 2010-01-12 International Business Machines Corporation Electronic module packaging
US8476555B2 (en) * 2008-08-29 2013-07-02 Illinois Tool Works Inc. Portable welding wire feed system and method
US9156104B2 (en) 2008-08-29 2015-10-13 Illinois Tool Works Inc. Portable welding wearable wire feed and control system and method
US10738935B2 (en) * 2017-09-25 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for storing and transporting semiconductor elements, and method of making the same
US11195737B2 (en) 2018-09-28 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for storing and transporting semiconductor elements, and method of making the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353656A (en) * 1965-03-12 1967-11-21 Better Equipment For Electron Holder for electron microscopy grids
US4564880A (en) * 1984-03-14 1986-01-14 Motorola, Inc. Apparatus and method for protecting integrated circuits
CA1196372A (en) * 1984-05-07 1985-11-05 Will B. Robinson Anti-static transit case
US4585122A (en) * 1985-01-28 1986-04-29 Racal Data Communications, Inc. Secure housing arrangement for electronic apparatus
US4585121A (en) * 1985-06-24 1986-04-29 The United States Of America As Represented By The Secretary Of The Navy Container for multichip hybrid package

Also Published As

Publication number Publication date
CA1287189C (en) 1991-07-30
EP0327331A3 (en) 1990-08-22
KR890013749A (ko) 1989-09-25
EP0327331A2 (en) 1989-08-09
DE68909265T2 (de) 1994-03-24
DE68909265D1 (de) 1993-10-28
EP0327331B1 (en) 1993-09-22
US4815596A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
JPH01240480A (ja) 静電シールドキャリヤ
US4427114A (en) Protective packaging container for electrostatic discharge sensitive devices
EP0334933B1 (en) Folded container for packaging electronic devices
US4308953A (en) Electrically conductive container
US4241829A (en) Means for containing electrostatic sensitive electronic components
US6968954B2 (en) Packing device for providing cushion feature
US3994399A (en) Packaging means suitable for electrical or similar parts
CN102145795B (zh) 具有至少一个功率半导体模块和一个运输包装的系统
US7784614B2 (en) Packaging insert for products
JP3790954B2 (ja) フラット回路体の梱包部材
KR940007982Y1 (ko) 정밀부품용 용기
EP0205758A2 (en) Packaging material for products sensitive to electric charges and magnetic and electromagnetic fields, and packages made from this material
US3718889A (en) Terminal block covering means
CA2070049A1 (en) Bundle Pack
IT1278344B1 (it) Dispositivo di apertura per cassette ripieghevoli.
CN210761749U (zh) 产品包装盒及其缓冲内卡
JPS6311106Y2 (ja)
US3405796A (en) Packaged newspaper
JPH0966990A (ja) 電子部品搬送体
WO1998052845A1 (fr) Bande transporteuse pour composants electroniques
JP2001171782A (ja) 半導体デバイス用収納容器
KR950006128Y1 (ko) 반도체 칩용 포장팩
JPH0427816Y2 (ja)
JPH0617300Y2 (ja) Ic、lsi等の集積回路基盤の包装用間仕切り
JP2002046782A (ja) 梱包具用コーナーパッド