JPH01241138A - 半導体装置のワイヤボンディング方法 - Google Patents
半導体装置のワイヤボンディング方法Info
- Publication number
- JPH01241138A JPH01241138A JP63068715A JP6871588A JPH01241138A JP H01241138 A JPH01241138 A JP H01241138A JP 63068715 A JP63068715 A JP 63068715A JP 6871588 A JP6871588 A JP 6871588A JP H01241138 A JPH01241138 A JP H01241138A
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- inner lead
- row
- lead row
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置のワイヤボンディング方法に係り
、特に対向する二つの辺にインナーリード列を有する半
導体装置をパターン認識により配線基板上に位置決めし
ながらワイヤボンディングする方法の改良に関する。
、特に対向する二つの辺にインナーリード列を有する半
導体装置をパターン認識により配線基板上に位置決めし
ながらワイヤボンディングする方法の改良に関する。
（従来の技術）
電子機器類の小型化などを目的にフラットパッケージ型
素子（以下ＦＰ素子と略称）などの半導体装置を、例え
ばセラミックス配線基板の所定位置に配設ないし実装し
て高密度実装回路を構成する手段が知られている。
素子（以下ＦＰ素子と略称）などの半導体装置を、例え
ばセラミックス配線基板の所定位置に配設ないし実装し
て高密度実装回路を構成する手段が知られている。
すなわちＦＰ素子を、例えばピックアップ先端部で吸引
保持し、そのピックアップをｘＳｙ、ｚ軸方向などに駆
動しながら配線基板上に搬送して、例えばテレビカメラ
など用いて基板上の所定位置に対する前記素子の位置決
めを先ず行ない、次いで互いにワイヤボンディングする
インナーリードとリードパターンとの位置決めないし位
置確認を順次行ないながら所要のワイヤボンディングを
している。
保持し、そのピックアップをｘＳｙ、ｚ軸方向などに駆
動しながら配線基板上に搬送して、例えばテレビカメラ
など用いて基板上の所定位置に対する前記素子の位置決
めを先ず行ない、次いで互いにワイヤボンディングする
インナーリードとリードパターンとの位置決めないし位
置確認を順次行ないながら所要のワイヤボンディングを
している。
（発明が解決しようとする課題）
上記位置決めしながらのワイヤボンディングは量産上有
効な手段であるが、次のような不都合さが往々認められ
る。すなわち対向する二辺にのみ、インナーリード列を
有する半導体装置を配線基板上に各インナーリード列毎
にワイヤボンディングを行なった場合、初めのインナー
リード列については、特に不都合な点はないが後のイン
ナーリード列については最初のインナーリードのワイヤ
ボンディングにおいてボンディング不良が往々起生ずる
。
効な手段であるが、次のような不都合さが往々認められ
る。すなわち対向する二辺にのみ、インナーリード列を
有する半導体装置を配線基板上に各インナーリード列毎
にワイヤボンディングを行なった場合、初めのインナー
リード列については、特に不都合な点はないが後のイン
ナーリード列については最初のインナーリードのワイヤ
ボンディングにおいてボンディング不良が往々起生ずる
。
本発明者らはこの点について究明した結果、−方のイン
ナーリード列のワイヤボンディング終了後、次のインナ
ーリード列のワイヤボンディングに移る際のボンダの待
ち時間が影響していることを確認した。つまり上記パタ
ーン認識とワイヤボンディングとの一連の操作における
ボンダ先端の動きは第２図に示す如く待機位置（レベル
）からボンダが降下し、サーチレベルにリードの位置が
確認され、ワイヤ先端のボールが打たれる。つまり通常
は待機レベル−サーチレベル、サーチレベル−基板レベ
ル間の距離Ｙ１をボンダが降下し両者間の合成慣性力で
ワイヤのボールに変形エネルが加えられることになる。
ナーリード列のワイヤボンディング終了後、次のインナ
ーリード列のワイヤボンディングに移る際のボンダの待
ち時間が影響していることを確認した。つまり上記パタ
ーン認識とワイヤボンディングとの一連の操作における
ボンダ先端の動きは第２図に示す如く待機位置（レベル
）からボンダが降下し、サーチレベルにリードの位置が
確認され、ワイヤ先端のボールが打たれる。つまり通常
は待機レベル−サーチレベル、サーチレベル−基板レベ
ル間の距離Ｙ１をボンダが降下し両者間の合成慣性力で
ワイヤのボールに変形エネルが加えられることになる。
しかして最初の辺の端子リード列のボンディングにおい
ては、パターン認識のための待ちもほとんど一様でボン
ディングツールによる実効的なボンディング力も一定で
所要のワイヤボンディングが行なわれる。しかし一方の
インナーリード列から対向する辺の他のインナーリード
列側にボンダが移動するときは、サーチ位置から反対側
の端子リード列の位置まで移動（Ａ）するため、この間
ボンダはサーチレベルで一旦停止することになる。
ては、パターン認識のための待ちもほとんど一様でボン
ディングツールによる実効的なボンディング力も一定で
所要のワイヤボンディングが行なわれる。しかし一方の
インナーリード列から対向する辺の他のインナーリード
列側にボンダが移動するときは、サーチ位置から反対側
の端子リード列の位置まで移動（Ａ）するため、この間
ボンダはサーチレベルで一旦停止することになる。
従って後の辺（反対側の辺）の端子リード列における最
初のボンディングのときはＹ２の距離しかボンダは降下
しないことになり前記慣性力も相対的に低下するため、
移行したインナーリード列の最初のインナーリードにつ
いてのワイヤボンディングには不良を生じ易くなると言
える。
初のボンディングのときはＹ２の距離しかボンダは降下
しないことになり前記慣性力も相対的に低下するため、
移行したインナーリード列の最初のインナーリードにつ
いてのワイヤボンディングには不良を生じ易くなると言
える。
従って、本発明は対向する二つの辺にのみインナーリー
ド列を備えた半導体装置について、インナーリード列を
パターン認識しながら、配線基板上の対応するリードパ
ターンと確実にワイヤボンディングする方法を提供する
。
ド列を備えた半導体装置について、インナーリード列を
パターン認識しながら、配線基板上の対応するリードパ
ターンと確実にワイヤボンディングする方法を提供する
。
［発明の構成］
（課題を解決するための手段）
本発明は、対向する二つの辺にのみインナーリード列を
有する半導体装置をその半導体装置のインナーリード列
に対応するリードパターンが設けられた配線基板にパタ
ーン認識によって位置決めしながら前記二つの辺のイン
ナーリード列毎に順次ワイヤボンディングするに当って
、後からワイヤボンディングするインナーリード列中最
初にワイヤボンディングするインナーリード列近傍にダ
ミーのワイヤボンディング手段を介在させ、後のインナ
ーリード列のワイヤボンディングを、前記ダミーのワイ
ヤボンディングに引続いて行なうことを骨子とする。
有する半導体装置をその半導体装置のインナーリード列
に対応するリードパターンが設けられた配線基板にパタ
ーン認識によって位置決めしながら前記二つの辺のイン
ナーリード列毎に順次ワイヤボンディングするに当って
、後からワイヤボンディングするインナーリード列中最
初にワイヤボンディングするインナーリード列近傍にダ
ミーのワイヤボンディング手段を介在させ、後のインナ
ーリード列のワイヤボンディングを、前記ダミーのワイ
ヤボンディングに引続いて行なうことを骨子とする。
（作 用）
本発明によれば対向する二つの辺にインナーリード列を
有する半導体装置についてのワイヤボンディングにおい
て、一方のインナーリード列のワイヤボンディング終了
後、他方のインナーリード列近傍に設けたダミーのワイ
ヤボンディングを先ず行なう。しかして引続いて他方の
インナーリード列のワイヤボンディングを行なうため、
全体的に一定の条件で、つまりパターン認識待ちなどの
条件を一定にした状態で両インナーリード列のワイヤボ
ンディングが行なわれることになる。従って前記各イン
ナーリード列については常に一様に所要のワイヤボンデ
ィングが達成される。
有する半導体装置についてのワイヤボンディングにおい
て、一方のインナーリード列のワイヤボンディング終了
後、他方のインナーリード列近傍に設けたダミーのワイ
ヤボンディングを先ず行なう。しかして引続いて他方の
インナーリード列のワイヤボンディングを行なうため、
全体的に一定の条件で、つまりパターン認識待ちなどの
条件を一定にした状態で両インナーリード列のワイヤボ
ンディングが行なわれることになる。従って前記各イン
ナーリード列については常に一様に所要のワイヤボンデ
ィングが達成される。
（実施例）
以下第１図を参照して本発明の詳細な説明する。
先ず所要のワイヤボンディングを施す半導体装置、つま
り対向する二つの辺にのみインナーリード列を備えた半
導体チップあるいはＦＰ素子を用意する。しかしてこれ
ら半導体チップ１について、後でワイヤボンディングを
施す側のインナーリ一ド列３のうち最初にワイヤボンデ
ィングを行なう予定のインナーリード３１の近傍にダミ
ーのインナーリード３ｏを設けておく。次いでこの半導
体チップ１を対応するリード列２ ａ ｓ ３ ａを有
する配線基板ないしリードフレーム４上に載置する。
り対向する二つの辺にのみインナーリード列を備えた半
導体チップあるいはＦＰ素子を用意する。しかしてこれ
ら半導体チップ１について、後でワイヤボンディングを
施す側のインナーリ一ド列３のうち最初にワイヤボンデ
ィングを行なう予定のインナーリード３１の近傍にダミ
ーのインナーリード３ｏを設けておく。次いでこの半導
体チップ１を対応するリード列２ ａ ｓ ３ ａを有
する配線基板ないしリードフレーム４上に載置する。
この場合配線基板ないしリードフレーム４上にも前記ダ
ミーのインナーリード３ｏに対応するリード部３ａｏを
設けておく。この状態において所要のワイヤボンディン
グ装置を用いワイヤボンディングを行なう。先ず半導体
チップ１の一方の辺側に形設しであるインナーリード列
２について順次インナーリードと対応するリード列２ａ
のリードとをワイヤボンディングする。このインナーリ
ード列２についてのワイヤボンディングが終了した時点
で、ワイヤボンディング操作は半導体チップ１の対向す
る他の辺側のインナーリード列３側のワイヤボンディン
グに移行する。ここでボンダがインナーリード列３側に
移行した時点で先ずダミーのインナーリード列３ｏとこ
のダミーインナーリード３ｏに対向するダミーのリード
３ａｏとのワイヤボンディングを行なってからインナー
リード３１とリード３ａ１とのワイヤボンディングを手
始めに順次インナーリード列３についてのワイヤボンデ
ィングを行なう。つまり反対側の辺のインナーリード列
３についてのワイヤボンディングに先立ってそのインナ
ーリード列３中最初にワイヤボンディングするインナー
リード３１のワイヤボンディングはその近傍におけるダ
ミーのワイヤボンディングに引き続いて行ない所要のワ
イヤボンディングが達成される。
ミーのインナーリード３ｏに対応するリード部３ａｏを
設けておく。この状態において所要のワイヤボンディン
グ装置を用いワイヤボンディングを行なう。先ず半導体
チップ１の一方の辺側に形設しであるインナーリード列
２について順次インナーリードと対応するリード列２ａ
のリードとをワイヤボンディングする。このインナーリ
ード列２についてのワイヤボンディングが終了した時点
で、ワイヤボンディング操作は半導体チップ１の対向す
る他の辺側のインナーリード列３側のワイヤボンディン
グに移行する。ここでボンダがインナーリード列３側に
移行した時点で先ずダミーのインナーリード列３ｏとこ
のダミーインナーリード３ｏに対向するダミーのリード
３ａｏとのワイヤボンディングを行なってからインナー
リード３１とリード３ａ１とのワイヤボンディングを手
始めに順次インナーリード列３についてのワイヤボンデ
ィングを行なう。つまり反対側の辺のインナーリード列
３についてのワイヤボンディングに先立ってそのインナ
ーリード列３中最初にワイヤボンディングするインナー
リード３１のワイヤボンディングはその近傍におけるダ
ミーのワイヤボンディングに引き続いて行ない所要のワ
イヤボンディングが達成される。
［発明の効果］
以上説明のように、対向する二つの辺にのみインナーリ
ード列をそれぞれ有する半導体装置（素子）のワイヤボ
ンディングにおいて、本発明方法によれば一方のインナ
ーリード列についてのワイヤボンディングを終了し、他
方のインナーリード列についてのワイヤボンディング移
行に当りダミーのワイヤボンディングを特に介在させる
。しかして上記ワイヤボンディングにおける一方のイン
ナーリード列側から他方のインナーリード列側へのボン
ダの移動に伴なう過渡的な条件変化つまり、ボンダの下
降に伴なう慣性力の一時的な低下をダミーのワイヤボン
ディングに用い所要（正規）のワイヤボンディングへの
適用を予め回避する。このため各インナーリード列につ
いてのワイヤボンディングは予め設定した条件で常に一
様に行なわれるため部分的なワイヤボンディング不良の
問題は除去され、製品の信頼性向上をもちらす。
ード列をそれぞれ有する半導体装置（素子）のワイヤボ
ンディングにおいて、本発明方法によれば一方のインナ
ーリード列についてのワイヤボンディングを終了し、他
方のインナーリード列についてのワイヤボンディング移
行に当りダミーのワイヤボンディングを特に介在させる
。しかして上記ワイヤボンディングにおける一方のイン
ナーリード列側から他方のインナーリード列側へのボン
ダの移動に伴なう過渡的な条件変化つまり、ボンダの下
降に伴なう慣性力の一時的な低下をダミーのワイヤボン
ディングに用い所要（正規）のワイヤボンディングへの
適用を予め回避する。このため各インナーリード列につ
いてのワイヤボンディングは予め設定した条件で常に一
様に行なわれるため部分的なワイヤボンディング不良の
問題は除去され、製品の信頼性向上をもちらす。
第１図は本発明方法の実施態様を説明するための平面図
、第２図はワイヤボンディング操作におけるボンダの位
置関係を示す曲線図である。 １・・・・・・半導体装置 ２．３ ・・・・・・インナーリード列 ａｓ ３ａ ・・・・・・リードパターン列 ３ｏｓ３ａ。 ・・・・・・ダミーワイヤボンディング部４・・・・・
・配線基板 ａ 第１図 時 間 □ 第２図
、第２図はワイヤボンディング操作におけるボンダの位
置関係を示す曲線図である。 １・・・・・・半導体装置 ２．３ ・・・・・・インナーリード列 ａｓ ３ａ ・・・・・・リードパターン列 ３ｏｓ３ａ。 ・・・・・・ダミーワイヤボンディング部４・・・・・
・配線基板 ａ 第１図 時 間 □ 第２図
Claims (1)
- 対向する二つの辺にのみインナーリード列を有する半
導体装置を前記半導体装置のインナーリード列に対応す
るリードパターンが設けられた配線基板にパターン認識
によって位置決めしながら前記二つの辺のリード列毎に
順次ワイヤボンディングするに当って、後からワイヤボ
ンディングするインナーリード列のうち最初にワイヤボ
ンディングするインナーリード列の近傍に予めダミーの
ワイヤボンディング部を設けておき、初めのインナーリ
ード列のワイヤボンディング終了後前記ダミーのワイヤ
ボンディング部のワイヤボンディングを行ない引続いて
後のインナーリード列についてワイヤボンディングを行
なうことを特徴とする半導体装置のワイヤボンディング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068715A JPH01241138A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のワイヤボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068715A JPH01241138A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のワイヤボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241138A true JPH01241138A (ja) | 1989-09-26 |
Family
ID=13381765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63068715A Pending JPH01241138A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のワイヤボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184009A (ja) * | 2003-12-23 | 2005-07-07 | Samsung Electronics Co Ltd | ワイヤクランピング用のワイヤボンディング装置及び方法、ボールの自動的形成方法、並びにワイヤボンディング部 |
| JP2008251668A (ja) * | 2007-03-29 | 2008-10-16 | Suzuka Fuji Xerox Co Ltd | ワイヤーボンディング方法およびｌｅｄプリントヘッド用ベースの製造方法 |
| US7544885B2 (en) * | 2005-06-21 | 2009-06-09 | Chin-Hsing Horng | Isolating cover |
-
1988
- 1988-03-23 JP JP63068715A patent/JPH01241138A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184009A (ja) * | 2003-12-23 | 2005-07-07 | Samsung Electronics Co Ltd | ワイヤクランピング用のワイヤボンディング装置及び方法、ボールの自動的形成方法、並びにワイヤボンディング部 |
| US7544885B2 (en) * | 2005-06-21 | 2009-06-09 | Chin-Hsing Horng | Isolating cover |
| JP2008251668A (ja) * | 2007-03-29 | 2008-10-16 | Suzuka Fuji Xerox Co Ltd | ワイヤーボンディング方法およびｌｅｄプリントヘッド用ベースの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100601145B1 (ko) | 반도체집적회로장치의제조방법및그것에사용되는본딩장치 | |
| CN102386114A (zh) | 芯片接合的方法 | |
| JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
| TWI768337B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
| US11573266B2 (en) | Electronic device temperature test on strip film frames | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20210033896A (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| JP4009505B2 (ja) | 半導体装置の製造方法 | |
| JP2001351938A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US20230290666A1 (en) | Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device | |
| JPH0539630Y2 (ja) | ||
| JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
| JP2792285B2 (ja) | 半導体装置の製造方法 | |
| JP2000183114A (ja) | ボンディング装置 | |
| JP2003188193A (ja) | 半導体装置の製造方法 | |
| JPH08335603A (ja) | 半導体装置の製造方法 | |
| JP2008004945A (ja) | 半導体チップボンディング方法 | |
| JPH01228140A (ja) | ワイヤボンディング方法 | |
| JP2008130727A (ja) | 半導体装置の製造方法及びそれに用いられるチップボンダ | |
| KR100460260B1 (ko) | 마이크로BGA(microballgridarray)용빔리드본딩장치및그본딩방법 | |
| JPH0131694B2 (ja) | ||
| KR100629272B1 (ko) | 와이어 본딩 방법 | |
| KR100818079B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
| JPS6386528A (ja) | ダイボンデイング装置 | |
| JP2659286B2 (ja) | 半導体装置のワイヤボンディング方法 |