JPH01241166A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH01241166A JPH01241166A JP63067369A JP6736988A JPH01241166A JP H01241166 A JPH01241166 A JP H01241166A JP 63067369 A JP63067369 A JP 63067369A JP 6736988 A JP6736988 A JP 6736988A JP H01241166 A JPH01241166 A JP H01241166A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- bipolar transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高周波・高速動作に好適なバイポーラトラン
ジスタとその製造方法に係る。
ジスタとその製造方法に係る。
従来、バイポーラトランジスタの非能動部分によって生
じる静電容量を減少させる手段としてはアイ・イー・イ
ー・イー、エレクトロン デバイス レターズ イーデ
ーエル５．８（１９８４年）第３１０頁から第３１２頁
’（ＴＲＨＲ，ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｅｆ
ｆａｒｓ、 ＥＤＬ−５，８（１９８４）ｐｐ３１０−
３１２）において論じられている。
じる静電容量を減少させる手段としてはアイ・イー・イ
ー・イー、エレクトロン デバイス レターズ イーデ
ーエル５．８（１９８４年）第３１０頁から第３１２頁
’（ＴＲＨＲ，ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｅｆ
ｆａｒｓ、 ＥＤＬ−５，８（１９８４）ｐｐ３１０−
３１２）において論じられている。
上記従来技術はイオン打ち込みにより半導体を空乏化さ
せて静電容量を減少させているために、同時に多数の欠
陥が導入され、電気的特性が劣化すると同時に信頼性が
低下するという解決すべき課題があった。
せて静電容量を減少させているために、同時に多数の欠
陥が導入され、電気的特性が劣化すると同時に信頼性が
低下するという解決すべき課題があった。
本発明の目的は上記ａ題を解決し、電気的特性を劣化さ
せずにエミッタ、ベース、コレクタ層の非能動部分に起
因する静電容量、もれ電流を減少させることにある。
せずにエミッタ、ベース、コレクタ層の非能動部分に起
因する静電容量、もれ電流を減少させることにある。
上記目的はエミッタおよびコレクタ層の非能動部分を消
去することによって達成できる。−例を第１図に示す、
エミッタ層６およびコレクタ層３は非能部分を除去して
いる。べ゛−ス層５には非能動部分が残っており、その
部分にベース電極８が形成されている。
去することによって達成できる。−例を第１図に示す、
エミッタ層６およびコレクタ層３は非能部分を除去して
いる。べ゛−ス層５には非能動部分が残っており、その
部分にベース電極８が形成されている。
また、コレクタ層３の上下にエツチングストップ層４お
よび２を設ける製造方法とすることにより、上記目的を
達成できる。
よび２を設ける製造方法とすることにより、上記目的を
達成できる。
非能動部分を除去することによってもれ電流成分は消滅
する。又、静電容量成分は、半導体の比誘電率の逆数に
比例して減少する。従って高速動作が可能になる。
する。又、静電容量成分は、半導体の比誘電率の逆数に
比例して減少する。従って高速動作が可能になる。
また、エツチングストップ層を設けることにより、コレ
クタ層を選択的に精度良くエツチングでき、所望の特性
の素子を再現性良く製造できる。
クタ層を選択的に精度良くエツチングでき、所望の特性
の素子を再現性良く製造できる。
以下本発明の実施例を図を用いて説明する。
実施例１
、本発明の実施例１のバイポーラトランジスタの製造工
程断面図を第２図（ａ）〜第２図（６）に示す。
程断面図を第２図（ａ）〜第２図（６）に示す。
第２図（ａ）に示す様に、ｎ型ＧａＡｓ基板１（不純物
密度ｎ ＝＝ １ ｘ １０”／ｉ）の上にｎ型Ａ Ｑ
ｘＧ ａ １−３ＩＡ ８下部エッチストップ層２
（ｘ≧０、１ 、 ｎ ＝ ５ Ｘ １０”／’ａ
ｊｓ厚さｄ＝１０ｎｍ）、ｎ型Ｇ ａ Ａ ｍ ：Ｉレ
クタ層３ （ｎ＝５ＸＩＱ１Ｂ／ａｄ、ｄ＝４００ｎｍ
） 、ｎ型Ａ Ｑ ｘＧ ａ ｔ−ｘＡ ｓ上部エッチ
ストップ層４ （ｘ≧Ｏ，ｉ 、ｎ＝５Ｘ１０１６／
ｃｄ、 ｄ ＝ １０ ｎ ｍ） 、ｐ型ＧａＡｓベー
ス層５ （ｐ ＝４ Ｘ １０”／ｃｄ、 ｄ ＝６０
ｎ ｍ）、ｎ型Ａ Ｑ ｚＧ ａ ｚ−ｍＡ ｓエミ
ッタ層６ （ｎ＝ＩＸ１０１７／ｄ、 ｄ ＝ １００
ｎ ｍ）を順次結晶成長させる。尚、ｎ型不純物とし
てはＳｔ、ｐ型不純物としてはＢｅを用いたが、ｎ型に
Ｓｎ＊ Ｓ＃ Ｓｓ。
密度ｎ ＝＝ １ ｘ １０”／ｉ）の上にｎ型Ａ Ｑ
ｘＧ ａ １−３ＩＡ ８下部エッチストップ層２
（ｘ≧０、１ 、 ｎ ＝ ５ Ｘ １０”／’ａ
ｊｓ厚さｄ＝１０ｎｍ）、ｎ型Ｇ ａ Ａ ｍ ：Ｉレ
クタ層３ （ｎ＝５ＸＩＱ１Ｂ／ａｄ、ｄ＝４００ｎｍ
） 、ｎ型Ａ Ｑ ｘＧ ａ ｔ−ｘＡ ｓ上部エッチ
ストップ層４ （ｘ≧Ｏ，ｉ 、ｎ＝５Ｘ１０１６／
ｃｄ、 ｄ ＝ １０ ｎ ｍ） 、ｐ型ＧａＡｓベー
ス層５ （ｐ ＝４ Ｘ １０”／ｃｄ、 ｄ ＝６０
ｎ ｍ）、ｎ型Ａ Ｑ ｚＧ ａ ｚ−ｍＡ ｓエミ
ッタ層６ （ｎ＝ＩＸ１０１７／ｄ、 ｄ ＝ １００
ｎ ｍ）を順次結晶成長させる。尚、ｎ型不純物とし
てはＳｔ、ｐ型不純物としてはＢｅを用いたが、ｎ型に
Ｓｎ＊ Ｓ＃ Ｓｓ。
Ｇｏ等、ｐにはＭｇ、Ｍｎ、Ｚｎ、Ｃ等を用いても同様
の効果が得られる０次に、成長した結晶上エミッタ領域
６となる部分以外を通常のリソグラフィー及びエツチン
グを用いて加工し第２図（ｂ）に示す形状にする。続い
てエミッタ領域６よりも２μｍずつ外側に広いベース領
域５となる部分以外も同様に加工し、上部エツチングス
トップ層４より深く下部エツチングストップ層２より浅
くエツチングした特恵でエツチングを止めて第２図（ｃ
）に示す形状にする。次にＣＣＱ ２ Ｆ ｘガスとＨ
ｅガスの混合ガスを用い、反応室圧力０．０６Ｔｏｒｒ
、バイアスＲＦパワー１００Ｗで３分間Ｇ ａ Ａ ｓ
ｎ ３ 、５ のみを選択的にエツチングする。
の効果が得られる０次に、成長した結晶上エミッタ領域
６となる部分以外を通常のリソグラフィー及びエツチン
グを用いて加工し第２図（ｂ）に示す形状にする。続い
てエミッタ領域６よりも２μｍずつ外側に広いベース領
域５となる部分以外も同様に加工し、上部エツチングス
トップ層４より深く下部エツチングストップ層２より浅
くエツチングした特恵でエツチングを止めて第２図（ｃ
）に示す形状にする。次にＣＣＱ ２ Ｆ ｘガスとＨ
ｅガスの混合ガスを用い、反応室圧力０．０６Ｔｏｒｒ
、バイアスＲＦパワー１００Ｗで３分間Ｇ ａ Ａ ｓ
ｎ ３ 、５ のみを選択的にエツチングする。
この際下方向へのエツチングは下部エツチングストップ
層２で阻止されそこで停止する０層３及び層５に対して
は横方向にもエツチングが進むが、Ｍ５の方が薄く、エ
ツチングず進むにつれ反応性ガスの供給が少なくなるた
め、層３を横方向に２μｍエツチングする上記の条件で
は層５は３００ｎｍの程度エツチングされるにすぎず、
第２図（ｄ）に示す形状が得られる。更に、ホトレジス
ト１０を除去した後、エミッタ領域、ベース領域。
層２で阻止されそこで停止する０層３及び層５に対して
は横方向にもエツチングが進むが、Ｍ５の方が薄く、エ
ツチングず進むにつれ反応性ガスの供給が少なくなるた
め、層３を横方向に２μｍエツチングする上記の条件で
は層５は３００ｎｍの程度エツチングされるにすぎず、
第２図（ｄ）に示す形状が得られる。更に、ホトレジス
ト１０を除去した後、エミッタ領域、ベース領域。
基板裏面にそれぞれオーミック接触がとれる様な金属・
例えばｎ型に対してはＡ ｕ Ｇ ｅ合金。
例えばｎ型に対してはＡ ｕ Ｇ ｅ合金。
ＡｕＳｎ合金等、Ｐ型に対してはＡ ｕ Ｚ ｎ合金。
Ａ ｕ Ｂ ｅ合金等を被着させる。これを通常のりフ
トオフ技法を用いて選択的に除去し、第２図（ａ）に示
す形状のトランジスタを得る。このトランジスタにおい
て、エミッタ領域直下は能動部分、それ以外の部分は非
能動部分である。非能動部分に起因するベース・コレク
タ間静電容量Ｃｔｓａは約２ＸＩＯ″″”Ｆ／ｊとなり
、非能動部分を除去しなった場合の約４％、イオン打込
みによりコレクタを空乏化させ球場合の約７．５ ％に
まで小さくなる。
トオフ技法を用いて選択的に除去し、第２図（ａ）に示
す形状のトランジスタを得る。このトランジスタにおい
て、エミッタ領域直下は能動部分、それ以外の部分は非
能動部分である。非能動部分に起因するベース・コレク
タ間静電容量Ｃｔｓａは約２ＸＩＯ″″”Ｆ／ｊとなり
、非能動部分を除去しなった場合の約４％、イオン打込
みによりコレクタを空乏化させ球場合の約７．５ ％に
まで小さくなる。
この結果、エミッタ寸法２μｍ Ｘ ５μｍのトランジ
スタについて本発明のトランジスタのＣａＣは６．７
Ｘ １０″’１ｆｉＦ、これに対し、イオン打ち込みで
空乏化させた場合には１８．６ Ｘ ｉ Ｏ″″ｌｌ５
Ｆ、また、特に処理を行なわない場合には３１．３Ｘ１
０″″１！ｉｐ となる。これらのトランジスタの最
大遮断周波数ＪＴはいずれも４５ＧＨｚであり、べ−大
抵抗ｒ５はいずれも２０Ωである。最大発振可能周波数
ｆ ｗａａｘはｆＴ、ｒ’ｂ 、Ｃａｃの関数として次
の式の様に表わされる。
スタについて本発明のトランジスタのＣａＣは６．７
Ｘ １０″’１ｆｉＦ、これに対し、イオン打ち込みで
空乏化させた場合には１８．６ Ｘ ｉ Ｏ″″ｌｌ５
Ｆ、また、特に処理を行なわない場合には３１．３Ｘ１
０″″１！ｉｐ となる。これらのトランジスタの最
大遮断周波数ＪＴはいずれも４５ＧＨｚであり、べ−大
抵抗ｒ５はいずれも２０Ωである。最大発振可能周波数
ｆ ｗａａｘはｆＴ、ｒ’ｂ 、Ｃａｃの関数として次
の式の様に表わされる。
ｆ−ａｘ＝ （ｆＴ／（８π ｒｂｃａｃ））”これ
からｆ ｍａＸを各々のトランジスタについて計算する
と、１１５ＧＨｚ、６９ＧＨｚ、５３Ｇ Ｈｚとなる。
からｆ ｍａＸを各々のトランジスタについて計算する
と、１１５ＧＨｚ、６９ＧＨｚ、５３Ｇ Ｈｚとなる。
実測では各々１０８ＧＨｚ、６３ＧＨｚ、４８ＧＨｚと
なり計算と良く一致し１本発明により著しい向上が見ら
れた。
なり計算と良く一致し１本発明により著しい向上が見ら
れた。
実施例２
本発明の実施例２のバイポーラトランジスタを第３図に
より説明する。
より説明する。
実施例１においてｎ型ＧａＡｓ基板１に替わり半絶縁性
ＧａＡｓ基板１を用い、基板１と下部エツチングストッ
プ層２の間にｎ型Ｇ ａ Ａ ｓ層１１（ｎ＝５Ｘ１０
”／ｃｄ、ｄ＝５００ｎｍ）を挿入し、以下実施例１と
同様の工程を経る。但し、コレクタ電極９は基板裏面で
なく１表面側に付着せしめ、第３図に示す構造のトラン
ジスタを作製する。尚、コレクタ電極部分９の下部エツ
チングストップ層は必ずしも除去しなくともよい０本構
造では素子の性能は実施例１と全く同様であるが半絶縁
性基板を用いているため、多数の素子を集積化するのに
適している。
ＧａＡｓ基板１を用い、基板１と下部エツチングストッ
プ層２の間にｎ型Ｇ ａ Ａ ｓ層１１（ｎ＝５Ｘ１０
”／ｃｄ、ｄ＝５００ｎｍ）を挿入し、以下実施例１と
同様の工程を経る。但し、コレクタ電極９は基板裏面で
なく１表面側に付着せしめ、第３図に示す構造のトラン
ジスタを作製する。尚、コレクタ電極部分９の下部エツ
チングストップ層は必ずしも除去しなくともよい０本構
造では素子の性能は実施例１と全く同様であるが半絶縁
性基板を用いているため、多数の素子を集積化するのに
適している。
実施例３
本発明の実施例３のバイポーラトランジスタを第４図に
より説明する。
より説明する。
実施例１あるいは実施例２において、第２図（ａ）の工
程の後第２図（ｂ）の工程を経ずして第２図（０）の工
程を行なった。ベース電極８の取り出しは、エミッタ層
６の非能動部分にアクセプタ不純物を導入してベース層
５と電気的導通を取り１表面に電極部して行なった。ア
クセプタ不純物としてはＭｇ、Ｚｎ、Ｂｅ等いずれを用
いても同様の効果が得られる。又、導入方法としては表
面から熱拡散による方法と、不純物イオンを打ち込んだ
後に６００℃以上の高温で熱処理する方法とがあり、い
ずれの方法によっても同様の効果が得られる。最終的に
第４図に示す形状のトランジスタが得られる。このトラ
ンジスタでは表面層が厚くなるためにベース部分の強度
が増加する。
程の後第２図（ｂ）の工程を経ずして第２図（０）の工
程を行なった。ベース電極８の取り出しは、エミッタ層
６の非能動部分にアクセプタ不純物を導入してベース層
５と電気的導通を取り１表面に電極部して行なった。ア
クセプタ不純物としてはＭｇ、Ｚｎ、Ｂｅ等いずれを用
いても同様の効果が得られる。又、導入方法としては表
面から熱拡散による方法と、不純物イオンを打ち込んだ
後に６００℃以上の高温で熱処理する方法とがあり、い
ずれの方法によっても同様の効果が得られる。最終的に
第４図に示す形状のトランジスタが得られる。このトラ
ンジスタでは表面層が厚くなるためにベース部分の強度
が増加する。
従ってベース電極部下コレクタ層３の横方向エツチング
深さを大きくすることができる。例えばベース部分全膜
厚を３００ｎｍとすると横方向に３μｍ程度は信頼性を
そこなうことなくエツチングすることが可能である。
深さを大きくすることができる。例えばベース部分全膜
厚を３００ｎｍとすると横方向に３μｍ程度は信頼性を
そこなうことなくエツチングすることが可能である。
実施例４
実施例１〜実施例３において、ｐ型ＧａＡｓベース層５
と上部エツチングストップ層４の間にｎ型ＧａＡｓ層１
３、あるいはアンドープＧ ａ Ａ ｓ層１３’（ｎ≦
５ Ｘ １０工８／ａｌ、 ｄ ＝ ２００ ｎ ｍ）
を導入する。他は同様に工程を進める。すると層１３あ
るいは１３′のベース電極下の部分は表面からの空乏領
域が広がるために静電容量をここに生じることが無い。
と上部エツチングストップ層４の間にｎ型ＧａＡｓ層１
３、あるいはアンドープＧ ａ Ａ ｓ層１３’（ｎ≦
５ Ｘ １０工８／ａｌ、 ｄ ＝ ２００ ｎ ｍ）
を導入する。他は同様に工程を進める。すると層１３あ
るいは１３′のベース電極下の部分は表面からの空乏領
域が広がるために静電容量をここに生じることが無い。
一方ベース部分の強度は厚みの増大と共に増加する。
実施例５
実施例１〜実施例４でｎ型とあるところをｐ型に、ｐ型
とあるところをｎ型に変えて、ｐｎｐ型トランジスタを
作製した。このトランジスタのｆｒは３０ＧＨｚであり
％ ｆ ｗａｘは９７ Ｇ Ｈｚとなった。これは約２
倍の改善である。
とあるところをｎ型に変えて、ｐｎｐ型トランジスタを
作製した。このトランジスタのｆｒは３０ＧＨｚであり
％ ｆ ｗａｘは９７ Ｇ Ｈｚとなった。これは約２
倍の改善である。
実施例６
本発明の実施例６のバイポーラトランジスタを第５図（
ａ）〜第５図（Ｑ）により説明する。
ａ）〜第５図（Ｑ）により説明する。
実施例１〜実施例５において、第２図（ｃ）の工程に代
えて第５図（ａ）〜第５図（ｃ）の工程を行なう。すな
わち、上部エッチストップ層４を突き抜けてエツチング
を行なう工程の前に第１の保護膜１４、例えば５ｉＯｉ
を付着せしめ、その後リソグラフィー及びエツチングを
行なって第５図（ａ）の形状に加工する。次にホトレジ
ストを除去した後筒２の保護膜１５を例えはＳｉｎｇ付
着せしめ、第５図（ｂ）に示す形状を得る。この保護膜
１４．１５を更に上方より異方性エツチングによりエツ
チングすると第５図（ｃ）の形状を得ることができる。
えて第５図（ａ）〜第５図（ｃ）の工程を行なう。すな
わち、上部エッチストップ層４を突き抜けてエツチング
を行なう工程の前に第１の保護膜１４、例えば５ｉＯｉ
を付着せしめ、その後リソグラフィー及びエツチングを
行なって第５図（ａ）の形状に加工する。次にホトレジ
ストを除去した後筒２の保護膜１５を例えはＳｉｎｇ付
着せしめ、第５図（ｂ）に示す形状を得る。この保護膜
１４．１５を更に上方より異方性エツチングによりエツ
チングすると第５図（ｃ）の形状を得ることができる。
続いて、実施例１〜５の選択性エツチング以降の工程を
経てトランジスタを作製する。この場合ベース層５の側
面が第２の保護膜１５によって形成された側壁１６で覆
われている為、ベース層５に対してエツチングが行なわ
れない利点がある。
経てトランジスタを作製する。この場合ベース層５の側
面が第２の保護膜１５によって形成された側壁１６で覆
われている為、ベース層５に対してエツチングが行なわ
れない利点がある。
上記の実施例はいずれもＧ ａ Ａ ｓとＡＱＧａＡｓ
の材料の組み合わせについて述べたが、これ以外の材料
の組み合わせについても選択比の大きいエツチングが可
能であれば全く同様の工程で同様の構造を作製し得るの
は勿論のことである。例えば、ＩｎＰとＩｎＧａＡｓの
組み合わせについては、硫酸、過酸化水素、水の混合液
はＩ ｎ Ｇ ａ Ａ ｓを選択的にエツチングする。
の材料の組み合わせについて述べたが、これ以外の材料
の組み合わせについても選択比の大きいエツチングが可
能であれば全く同様の工程で同様の構造を作製し得るの
は勿論のことである。例えば、ＩｎＰとＩｎＧａＡｓの
組み合わせについては、硫酸、過酸化水素、水の混合液
はＩ ｎ Ｇ ａ Ａ ｓを選択的にエツチングする。
又、塩酸、過酸化水素。
水の混合液はＩｎＰを選択的にエツチングする。
他にもＩ ｎ Ｇ ａ Ａ ｓとＩ ｎＡｆｉＡｓの組
み合わせではＩ ｎＡＱＡｓがフッ酸、あるいは塩酸と
水の混合物で選択的にエツチングされる。そこで、これ
らの選択的にエツチングされる層をコレクタ層とし、そ
の両側にエツチングされない阻止層を設ければ、同様の
構造１．効果が得られる。
み合わせではＩ ｎＡＱＡｓがフッ酸、あるいは塩酸と
水の混合物で選択的にエツチングされる。そこで、これ
らの選択的にエツチングされる層をコレクタ層とし、そ
の両側にエツチングされない阻止層を設ければ、同様の
構造１．効果が得られる。
本発明によれば、トランジスタの非能動部分に起因する
静電容量及び電流を減少あるいは消滅させ得るので高速
動作が可能になる。
静電容量及び電流を減少あるいは消滅させ得るので高速
動作が可能になる。
第１図は本発明を説明するためのバイポーラトランジス
タの断面図、第２図は本発明の実施例１のバイポーラト
ランジスタの製造工程断面図、第３図および第４図は各
々本発明の実施例２および実施例３のバイポーラトラン
ジスタの断面図、第５図（ａ ）〜第５図（ｃ）は本発
明の実施例６のバイポーラトランジスタの製造工程断面
図である。 １・・・基板、２・・・下部エツチングストップ層、３
・・・コレクタ層、４・・・上部エツチングストップ層
、５・・・ベース層、６．・・・エミッタ層、７・・・
エミッタ電極、８・・・ベース電極、９・・・コレクタ
電極、１０・・・ホトレジスト、１１・・・コレクタ層
、１２・・・アクセプタ不純物導入領域、１４・・・第
１保護膜、１５・・・第２第 １１￥１ 第 ２ の （Ｉｌｌ”） （ｂ） （Ｃ） １０ ネトレジ゛久ト 早ｚ（２１ （改） 第 ３因 茅４０
タの断面図、第２図は本発明の実施例１のバイポーラト
ランジスタの製造工程断面図、第３図および第４図は各
々本発明の実施例２および実施例３のバイポーラトラン
ジスタの断面図、第５図（ａ ）〜第５図（ｃ）は本発
明の実施例６のバイポーラトランジスタの製造工程断面
図である。 １・・・基板、２・・・下部エツチングストップ層、３
・・・コレクタ層、４・・・上部エツチングストップ層
、５・・・ベース層、６．・・・エミッタ層、７・・・
エミッタ電極、８・・・ベース電極、９・・・コレクタ
電極、１０・・・ホトレジスト、１１・・・コレクタ層
、１２・・・アクセプタ不純物導入領域、１４・・・第
１保護膜、１５・・・第２第 １１￥１ 第 ２ の （Ｉｌｌ”） （ｂ） （Ｃ） １０ ネトレジ゛久ト 早ｚ（２１ （改） 第 ３因 茅４０
Claims (1)
- 【特許請求の範囲】 １、能動部分および非能動部分を有するベース層と、大
略能動部分から成るエミッタ層およびコレクタ層を有し
、上記ベース層と上記エミッタ層の非能動部分の重なり
面積および上記ベース層と上記コレクタ層の非能動部分
の重なり面積を小さくしたバイポーラトランジスタ。 ２、上記エミッタ層の非能動部分は上記ベース層と同一
導電型の層に変換されており、該層上にベース電極が形
成されている特許請求の範囲第１項記載のバイポーラト
ランジスタ。 ３、特許請求の範囲第１項記載のバイポーラトランジス
タの製造方法において、コレクタ層を挾んでエッチング
ストップ層を設けておき、該コレクタ層のエッチング時
に他の層がエッチングされないことを特徴とするバイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067369A JP2667863B2 (ja) | 1988-03-23 | 1988-03-23 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067369A JP2667863B2 (ja) | 1988-03-23 | 1988-03-23 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241166A true JPH01241166A (ja) | 1989-09-26 |
| JP2667863B2 JP2667863B2 (ja) | 1997-10-27 |
Family
ID=13343030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067369A Expired - Fee Related JP2667863B2 (ja) | 1988-03-23 | 1988-03-23 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667863B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| US6147371A (en) * | 1997-12-22 | 2000-11-14 | Nec Corporation | Bipolar transistor and manufacturing method for same |
| JP2009253022A (ja) * | 2008-04-07 | 2009-10-29 | Sony Corp | 半導体デバイスの製造方法 |
| JP2019135766A (ja) * | 2012-06-14 | 2019-08-15 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 窒化タンタルで終端されるウェハ貫通ビアを含むパワーアンプモジュールおよび関連するシステム、デバイスおよび方法 |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188966A (ja) * | 1985-02-16 | 1986-08-22 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPS625660A (ja) * | 1985-07-02 | 1987-01-12 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
-
1988
- 1988-03-23 JP JP63067369A patent/JP2667863B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188966A (ja) * | 1985-02-16 | 1986-08-22 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPS625660A (ja) * | 1985-07-02 | 1987-01-12 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| US6147371A (en) * | 1997-12-22 | 2000-11-14 | Nec Corporation | Bipolar transistor and manufacturing method for same |
| US6426266B1 (en) | 1997-12-22 | 2002-07-30 | Nec Corporation | Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics |
| JP2009253022A (ja) * | 2008-04-07 | 2009-10-29 | Sony Corp | 半導体デバイスの製造方法 |
| US8148238B2 (en) | 2008-04-07 | 2012-04-03 | Sony Corporation | Method of manufacturing semiconductor device |
| US8288247B2 (en) | 2008-04-07 | 2012-10-16 | Sony Corporation | Method of manufacturing semiconductor device |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
| JP2019135766A (ja) * | 2012-06-14 | 2019-08-15 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 窒化タンタルで終端されるウェハ貫通ビアを含むパワーアンプモジュールおよび関連するシステム、デバイスおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2667863B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019884B2 (ja) | 半導体装置およびその製造方法 | |
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| US5411632A (en) | Method for the etching of a heterostructure of materials of the III-V group | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US3280391A (en) | High frequency transistors | |
| US4545113A (en) | Process for fabricating a lateral transistor having self-aligned base and base contact | |
| CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
| US3397450A (en) | Method of forming a metal rectifying contact to semiconductor material by displacement plating | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US4872040A (en) | Self-aligned heterojunction transistor | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JP2667863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH10172983A (ja) | バイポーラトランジスタおよびその製造方法 | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JPH10335345A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2005347735A (ja) | トランジスタおよび同製造方法 | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2953958B2 (ja) | ドライエッチング方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3415053B2 (ja) | 多段メサ構造の製作方法 | |
| JP2817663B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |