JPH01241982A - ディジタルビデオカメラ - Google Patents
ディジタルビデオカメラInfo
- Publication number
- JPH01241982A JPH01241982A JP63070391A JP7039188A JPH01241982A JP H01241982 A JPH01241982 A JP H01241982A JP 63070391 A JP63070391 A JP 63070391A JP 7039188 A JP7039188 A JP 7039188A JP H01241982 A JPH01241982 A JP H01241982A
- Authority
- JP
- Japan
- Prior art keywords
- lpf
- fade
- coefficients
- video camera
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はティシタルビチオカメラに関し、特にはフェー
ドイン、フェードアウト機能のための信号処理に関する
ものである。
ドイン、フェードアウト機能のための信号処理に関する
ものである。
く従来の技術〉
第３図に従来の白黒ディジタルカメラの構成の１例を示
す。
す。
ＣＣＤＩエリ得られた信号は増幅器２にてＡＤコンバー
タ３０入力に合うようにレベル調整され、ＡＤコンバー
タ３にエリディジタル信号に変換すれる。そしてディジ
タルに変換された映像信号はＬＰＦ ５にて高域成分を
落し、次にガンマ６に入力されてレベル特性を補正し、
アパーチャアにより画像のエツジ部分を強調後乗算器４
に入力される。
タ３０入力に合うようにレベル調整され、ＡＤコンバー
タ３にエリディジタル信号に変換すれる。そしてディジ
タルに変換された映像信号はＬＰＦ ５にて高域成分を
落し、次にガンマ６に入力されてレベル特性を補正し、
アパーチャアにより画像のエツジ部分を強調後乗算器４
に入力される。
乗算器４は通常の状態では係数が１に設定されるが、フ
ェードイン、フェードアウト時ＵＣＰＵ（中央演算処理
装置）９によりＯ〜Ｉ壕で、Ｉ垂直走査期間（以下ＩＶ
と称す）以上の単位で連続的に係数を変化させフェード
イン、フェードアウトの処理を施こす。上記処理が施こ
された映像のディジタル（ｉ号ＵＤＡコンバータ８によ
りアナログ信号に変換される。ここでＣＰＵ９は上述の
ように乗算器４の係数を変化させるほかＬ Ｐ Ｆ５の
係数を設定する。
ェードイン、フェードアウト時ＵＣＰＵ（中央演算処理
装置）９によりＯ〜Ｉ壕で、Ｉ垂直走査期間（以下ＩＶ
と称す）以上の単位で連続的に係数を変化させフェード
イン、フェードアウトの処理を施こす。上記処理が施こ
された映像のディジタル（ｉ号ＵＤＡコンバータ８によ
りアナログ信号に変換される。ここでＣＰＵ９は上述の
ように乗算器４の係数を変化させるほかＬ Ｐ Ｆ５の
係数を設定する。
〈発明が解決し、ｒ、９とする問題点〉第３図に示す工
９に従来の構成では、フェードアウト、フェードインの
為の専用の乗算器４が必要である。
９に従来の構成では、フェードアウト、フェードインの
為の専用の乗算器４が必要である。
本発明はＬＰＦの係数を１■以上の単位で連続的に変化
させることに工９従米のシステムでは必要とした乗算器
４を削減し、回路の規模の低減を図ることを目的とする
。
させることに工９従米のシステムでは必要とした乗算器
４を削減し、回路の規模の低減を図ることを目的とする
。
〈問題点を解決するための手段〉
ディジタルフィルターを用いたティジタルビデオカメラ
に於いてＣＰＵにニジディジタルフィルタの係数を１■
以上の単位で連続的に変え得る構成とし、画像のフェー
ドイン、フェードアウトを行わせる。
に於いてＣＰＵにニジディジタルフィルタの係数を１■
以上の単位で連続的に変え得る構成とし、画像のフェー
ドイン、フェードアウトを行わせる。
〈発明の作用〉
ＡＤコンバータから出力されたディジタル信号が与えら
れるＬＰＦについて、このＬＰＦの係数を１■以上の単
位で連続的に変えることによって信号のレベルのみを変
えることができ、フェードアウト、フェードインの機能
が得られる。
れるＬＰＦについて、このＬＰＦの係数を１■以上の単
位で連続的に変えることによって信号のレベルのみを変
えることができ、フェードアウト、フェードインの機能
が得られる。
メラの要部を示すブロック図でＣＣＤＩでの撮像によっ
て得られたアナログ画像信号は、前記従来システムと同
様に増幅器２、ＡＤコンバータ３を経てディジタル信号
に変換され、ＬＰＦ５ｆＣ入力される。ＬＰＦ５にはＣ
ＰＵ９から、内蔵されたディジタルフィルタの係数を設
定する制御信号が与えられＩＶ以上の単位で係数を連続
的に変える０ＬＰＦ５の次段にはカンマ６、アパーチャ
アが接続され、該アパーチャアには乗算器を介すること
なくＤＡコンバータ８が接続されてカメラ出力が形成さ
れるＯ 上記構成からなるディジタルカメラにおいて、上記ＬＰ
Ｆ５を第２図に示すようにレジスタＳ。〜Ｓ６、乗算器
Ａ。−Ａ６、加算器Ｂ。〜Ｂ６及びラッチ回路り。−Ｄ
５で構成し、このよりなＬ Ｐ Ｆ ５を用いて例えば
５段階でフェードアウトする場合、上記各レジスタ５−
３Ｋは次表に示す係数Ｋ。−に６により、周波数特性を
変えることなく、信号レベルのみを変えることができる
。
て得られたアナログ画像信号は、前記従来システムと同
様に増幅器２、ＡＤコンバータ３を経てディジタル信号
に変換され、ＬＰＦ５ｆＣ入力される。ＬＰＦ５にはＣ
ＰＵ９から、内蔵されたディジタルフィルタの係数を設
定する制御信号が与えられＩＶ以上の単位で係数を連続
的に変える０ＬＰＦ５の次段にはカンマ６、アパーチャ
アが接続され、該アパーチャアには乗算器を介すること
なくＤＡコンバータ８が接続されてカメラ出力が形成さ
れるＯ 上記構成からなるディジタルカメラにおいて、上記ＬＰ
Ｆ５を第２図に示すようにレジスタＳ。〜Ｓ６、乗算器
Ａ。−Ａ６、加算器Ｂ。〜Ｂ６及びラッチ回路り。−Ｄ
５で構成し、このよりなＬ Ｐ Ｆ ５を用いて例えば
５段階でフェードアウトする場合、上記各レジスタ５−
３Ｋは次表に示す係数Ｋ。−に６により、周波数特性を
変えることなく、信号レベルのみを変えることができる
。
表中の係数は１６進数で表現されている。
上記実施例では２０Ｖ＠にＬＰＦ５の係数を変化させて
フェードアウトし、ＳｏＶ後にゼロの状態を作り出して
いる。上記係数Ｋ。−に６の値はＣＰＵ９からの指令に
よって設定され、フェードインの場合でも同様に係数の
値を制御することによって動作させることができる。１
だ力ラーティジタルビデオカメラにも同様に利用できる
。
フェードアウトし、ＳｏＶ後にゼロの状態を作り出して
いる。上記係数Ｋ。−に６の値はＣＰＵ９からの指令に
よって設定され、フェードインの場合でも同様に係数の
値を制御することによって動作させることができる。１
だ力ラーティジタルビデオカメラにも同様に利用できる
。
く効果〉
以上のように本発明ＶＣよれば、ディジタル変換された
信号が入力されるＬＰＦの係数を変化させることによっ
てフェードイン、フェードアウトの機能を得ることがで
き、従来システムのＬつに負担となる高速多ビット数の
乗算器を設ける必要がなく、回路構成の簡略化を図るこ
とができる。
信号が入力されるＬＰＦの係数を変化させることによっ
てフェードイン、フェードアウトの機能を得ることがで
き、従来システムのＬつに負担となる高速多ビット数の
乗算器を設ける必要がなく、回路構成の簡略化を図るこ
とができる。
Claims (1)
- 【特許請求の範囲】 １、ＡＤ変換された撮像素子出力が与えられたディジタ
ルフィルタを内蔵するディジタルビデオカメラにおいて
、 フェードイン、フェードアウト指令が与えられたことを
検出して、ディジタルフィルタの係数を所定の間隔で順
次増加又は減少させる制御回路を備えてなることを特徴
とするディジタルビデオカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070391A JPH01241982A (ja) | 1988-03-23 | 1988-03-23 | ディジタルビデオカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070391A JPH01241982A (ja) | 1988-03-23 | 1988-03-23 | ディジタルビデオカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241982A true JPH01241982A (ja) | 1989-09-26 |
Family
ID=13430097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070391A Pending JPH01241982A (ja) | 1988-03-23 | 1988-03-23 | ディジタルビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241982A (ja) |
-
1988
- 1988-03-23 JP JP63070391A patent/JPH01241982A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10261077A (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| US5485202A (en) | White balance adjusting apparatus | |
| JPH04273777A (ja) | 露光制御回路 | |
| US6982752B2 (en) | Circuit and method for correcting a digital color sampled signal | |
| JP3652902B2 (ja) | ホワイトバランス調整装置 | |
| JPH05268612A (ja) | 口径食補正方法及び装置 | |
| US5274440A (en) | Automatic white balance control apparatus capable of performing white balance with a subject of a monochromatic color other than white | |
| JPH01241982A (ja) | ディジタルビデオカメラ | |
| JP2000217127A (ja) | 肌色補正装置 | |
| JPH04104668A (ja) | 撮像装置 | |
| JPH01241983A (ja) | ディジタルビデオカメラ | |
| JP3218022B2 (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| JPS60240282A (ja) | 映像信号合成装置 | |
| JPH1146368A (ja) | テレビジョンカメラ装置 | |
| JPH08163576A (ja) | 面順次カラーカメラのアイリス制御装置 | |
| JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
| JPH10210347A (ja) | Ａｅコントロールシグナルプロセッサ | |
| JP2001177736A (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| KR950008126B1 (ko) | 디지탈 윤곽 보정장치 | |
| JPS58111511A (ja) | アナログ情報信号の補正回路 | |
| JPH03237889A (ja) | ビデオ信号の輪郭補正装置 | |
| JPH01241988A (ja) | ディジタルａｇｃ回路 | |
| JPS63282888A (ja) | 画信号処理回路 | |
| JPH04129482A (ja) | 赤外線撮像装置の信号処理装置 | |
| JPH01241275A (ja) | ディジタルビデオカメラ |