JPH01243631A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH01243631A JPH01243631A JP63070445A JP7044588A JPH01243631A JP H01243631 A JPH01243631 A JP H01243631A JP 63070445 A JP63070445 A JP 63070445A JP 7044588 A JP7044588 A JP 7044588A JP H01243631 A JPH01243631 A JP H01243631A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- hunting
- signal
- superframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims description 12
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000007704 transition Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（産業上の利用分野）
本発明は、ＰＣＭ通信システムなどで利用されるフレー
ム同期方式に関するものである。 （従来の技術） フレーム構成のデータの送受が行われるＰＣＭ通信シス
テムでは、各フレーム内の所定ビット位置に同期信号を
配列しておき、この同期信号を利用してハンチングによ
るフレーム同期化が行われる。この同期信号の配列方法
には、フレーム内の所定ビット位置に等間隔で分散して
配列する跳躍方式や、フレーム内の所定ビット位置に集
中的に配列する系列方式がある。 上記系列方式によるフレーム構成の一例として、ＢＢＣ
テレビジッン放送システムに適用される音声多重放送の
フレーム構成を第３図に示す、各フレームは７２８ビッ
トの二値信号で構成されると共に、第０ビットから第７
ビットまでの８ビットは（０１００１１１０１）という
固定ビットパターンの同期信号が配列される。第９ビッ
トから第１１ビットまでの３ビットはアプリケーション
・コントロール・ビットと称され、これはモノラル、ス
テレオ、２ケ国語、データ放送など現時点の放送モード
が何であるかを表示する。 このアプリケーション・コントロール・ビットには誤り
訂正符号が利用されず、このため、伝送途中で発生する
おそれのある符号誤りの問題は１６回の連続受信データ
に多数決原理を適用することによって解決される。従っ
て１６個の連続フレームの途中ではアプリケーション・
コントロール・ビットが変更されることがな（、受信側
では、アプリケーション・コントロール・ビットの多数
決を取る必要から１６フレ一ム周期の情報を必要とする
。この１６フレ一ム周期の情報は、各フレーム内の第８
ビットを前半の８個のフレームについては〔１〕、後半
の８個のフレームについては
ム同期方式に関するものである。 （従来の技術） フレーム構成のデータの送受が行われるＰＣＭ通信シス
テムでは、各フレーム内の所定ビット位置に同期信号を
配列しておき、この同期信号を利用してハンチングによ
るフレーム同期化が行われる。この同期信号の配列方法
には、フレーム内の所定ビット位置に等間隔で分散して
配列する跳躍方式や、フレーム内の所定ビット位置に集
中的に配列する系列方式がある。 上記系列方式によるフレーム構成の一例として、ＢＢＣ
テレビジッン放送システムに適用される音声多重放送の
フレーム構成を第３図に示す、各フレームは７２８ビッ
トの二値信号で構成されると共に、第０ビットから第７
ビットまでの８ビットは（０１００１１１０１）という
固定ビットパターンの同期信号が配列される。第９ビッ
トから第１１ビットまでの３ビットはアプリケーション
・コントロール・ビットと称され、これはモノラル、ス
テレオ、２ケ国語、データ放送など現時点の放送モード
が何であるかを表示する。 このアプリケーション・コントロール・ビットには誤り
訂正符号が利用されず、このため、伝送途中で発生する
おそれのある符号誤りの問題は１６回の連続受信データ
に多数決原理を適用することによって解決される。従っ
て１６個の連続フレームの途中ではアプリケーション・
コントロール・ビットが変更されることがな（、受信側
では、アプリケーション・コントロール・ビットの多数
決を取る必要から１６フレ一ム周期の情報を必要とする
。この１６フレ一ム周期の情報は、各フレーム内の第８
ビットを前半の８個のフレームについては〔１〕、後半
の８個のフレームについては
〔０〕とすることによって
受信側に通知される。 （発明が解決しようとする課題） 第３図に例示したような構成のフレームでは、フレーム
同期信号のビット数が８ビットという比較的小さな値で
あるから、フレーム内の異なる位置に同一のパターンが
出現する確立が無視できなくなる。特に、フレーム周波
数（Ｉ ＫＨｚ）の整数倍の周波数の信号成分に基づき
フレーム同期信号と同一のビットパターンがフレーム周
期で発生する場合には、この偽のフレーム同期信号に対
してフレーム・ハンチングによる誤引き込みが行われて
しまうという問題がある。 （課題を解決するための手段） 本発明のフレーム同期方式は、本来のフレームハンチン
グによるフレーム同期化手段に加えて、第３図の各フレ
ーム内の第８ビットのように、各フレーム内の所定ビッ
ト位置に配列され複数フレームの周期性を有する１ビッ
トの既存の信号が存在すればこれをスーパーフレーム同
期信号と見做し、そのような既存の信号が存在しなけれ
ばこれを送信側で追加しておき、この縦割又は追加され
たスーパーフレーム同期信号を用いてスーパーフレーム
・ハンチングによるスーパーフレーム同期化を行うスー
パーフレーム同期化手段を備えている。 更に、本発明のフレーム同期方式は、上述のスーパーフ
レーム同期外れが発生した場合には本来のフレーム同期
化手段を起動する手段と、フレーム同期外れ又はスーパ
ーフレーム同期外れが発生した場合には本来のフレーム
同期化手段によるフレーム同期化の終了時までスーパー
フレーム同期化手段の動作を禁止にする手段とを備え、
偽の同期手段に対する誤引き込みを有効に防止するよう
に構成されている。 （作用） 本発明の作用を、第１図によって構成と共に説明する。 フレームとスーパーフレームの双方に関する同期の確立
状ｊ！ｉ （Ａ）では、いずれのハンチングも行われな
い。この状態でフレーム同期外れ又はスーパーフレーム
同期外れが生ずると、状Ｊ’ｂｉ（Ａ）から状Ｍ （Ｂ
）への遷移が行われ、フレーム・ハンチングが開始され
る。この状６ （Ｂ）では、スーパーフレーム同期化手
段によるスーパーフレーム・ハンチングが禁止される。 この状Ｌｉ （Ｂ）でフレーム同期化が終了すると、状
態（Ｃ）への遷移が行われ、スーパーフレーム・ハンチ
ングが開始される。このスーパーフレーム・ハンチング
によってスーパーフレーム同期化が終了すると、状態（
Ａ）への遷移が行われる。なお、状態（Ｃ）におけるス
ーパーフレーム・ハンチング動作時にフレーム同期外れ
が生ずると、状ａ （Ｂ）への遷移が行われ、スーパー
フレーム・ハンチングが禁止され、フレームハンチング
が開始される。 以下、本発明の作用の詳細を実施例と共に説明する。 （実施例） 第２図は本発明の一実施例の構成を示すブロック図であ
り、図中３５よりも小さな参照番号が付された回路群か
ら成る上方の部分はフレーム同期化系統、３５以上の大
きな参照番号が付された回路群から成る下方の部分はス
ーパーフレーム同期化系統であ。また、図中の各種論理
回路は負論理を主体に表現されている。 入力端子ＩＮには、第３図に示すフレーム構成の受信デ
ータが出現する。パターンフィルタ１は、入力端子ＩＮ
上の受信データ中に時々刻々出現する連続８ビットの信
号を所定のフレーム同期信号（０１００１１１０１）と
照合し、照合一致の場合にはロー信号を不一致の場合に
はハイ信号を出力する。このロー又はハイ信号りは、ク
ロック再生回路２から供給されるクロック信号ＣＬＫに
同期してフリップ・フロップ５に保持され、後段の各論
理ゲートの入力端子の一つに供給される。なお、図示の
煩雑化を避けるため配線は省略しているがクロック再生
回路２で再生されたビット周期のクロック信号ＣＬＫは
、図中に散在している各種のフリップ・フロップ回路に
分配される。 ビット位置カウンタ６は、クロック再生回路２からオア
ゲート２６を通して供給されるクロック信号ＣＬＫをカ
ウントすると共に、カウント値がフレームの最終ビット
位置に対応する７２７に達するとオートリセットによっ
てカウント値を０に復帰させる。７デコーダ７は、ビッ
ト位置カウンタ６のカウント値が７に達する時点、すな
わち８ビットのフレーム同期信号の出現時点を検出して
出力をローに立下げる。これに伴い、フリップ・フロッ
プ９とインバータ１２を経て後段の論理ゲートに供給さ
れる信号Ｔがハイに立上げられる。 ８デコーダ８は、ビット位置カウンタ６のカウント値が
８に達する時点、すなわちスーパーフレーム同期信号の
出現時点を検出して出力をローに立下げる。これに伴い
、遅延時間調整用のフリップ・フロップ１０と１１を経
てパターンフィルタ３５に照合指令が供給され、デスク
ランブル回路３を経て供給される受信フレーム中の第８
ビットとこのパターンフィルタ３５に保持中の１ビット
のデータとの照合が行われる。 フリップ・フロップ５に保持される信号りが同期信号の
出現を示すローであれば、これはオアゲート１３におい
て同期信号位置を示す信号Ｔと負論理積が取られ、フリ
ップ・フロップ２３を経て一致カウンタ２７に供給され
、この一致カウンタ２７のカウント値を歩進すると共に
、不一致カウンタ２８をクリアする。一方、フリップ・
フロップ５に保持される信号りが同期信号が出現しない
ことを示すハイであれば、これはアンドゲート１６、ノ
アゲート１７及びフリップ・フロップ２４を経て不一致
カウンタ２８に供給され、この不一致カウンタ２８のカ
ウント値を歩進すると共に、一致カウンタ２７をクリア
する。 比較回路２９は、一致カウンタ２７のカウント値が所定
の値（例えば５程度）を越えたことを検出すると、オア
ゲート３１を通してフリップ・フロップ３４をセントす
る。比較回路３０は、不一致カウンタ２８のカウント値
が所定の値（例えば３程度）を越えたことを検出すると
、アンドゲート３２を通してフリップ・フロップ３４を
リセットする。このリセットに伴い、フリップ・フロッ
プ３４の出力Ｈがローに立下げられ、フレーム・ハンチ
ングが開始される。 このフレーム・ハンチングの開始に伴い、スーパーフレ
ーム・ハンチング系統のアンドゲート４５と４６の出力
がローに固定され、スーパーフレーム・ハンチングが禁
止される。 フレーム・ハンチング状態では、アンドゲート２１から
オアゲート２６の入力端子の一つに供給される信号は、
同期信号位置への同期信号の不存在が検出されるたびに
ハイに立上げられる。この結果、ビット位置カウンタ６
に供給されるクロック信号ＣＬＫの通過がオアゲート２
６において禁止され、カウント動作が１クロック周期ス
キップされる。このようなビット位置カウンタ６のスキ
ップを伴うフレーム・ハンチングが進み、一致カウンタ
２７のカウント値が所定線を越えると、フレーム同期引
き込みの終了と見做され、フリップ・フロップ３４がセ
ットされ、出力Ｈがハイに立上げられフレーム・ハンチ
ング状態が終了する。 この信号Ｈのハイへの移行に伴いアンドゲート４５と４
６における負信号の通過が可能となり、スーパーフレー
ム・ハンチング系統の動作が有効になる。 スーパーフレーム・ハンチング系統のパターンフィルタ
３５は、第θフレームから第１５フレームまでのそれぞ
れの第８ビットの位置に出現するスーパーフレーム同期
信号を所定のパターン〔１１１１１１１１００００００
００）と照合し、照合一致の場合にはロー信号を出力し
、フリップ・フロップ３６に保持させる。１５フレーム
・デコーダ３８は、フレーム・カウンタ３７のカウント
値が１５になるたびに、ロー信号を出力する。この結果
、第１５フレームにおいてスーパーフレーム同期信号の
照合が一致するたびに、オアゲート４０の出力がローに
立下がり、フリップ・フロップ４３に保持される。 フリップ・フロップ４３に保持されたロー信号は、アン
ドゲート４５を経て一致カウンタ４７のクロック入力端
子に供給されそのカウント値を歩進させると共に、不一
致カウンタ４８をクリアする。比較回路４９は、一致カ
ウンタ４７のカウント値を所定値と比較し、これが所定
値を越えると出力をローに立下げる。このロー信号はオ
アゲート５１を経てフリップ・フロップ５３をセットし
その出力信号りをハイに移行させる。 パターン・フィルタ３５から出力される信号が照合の不
一致を示すハイ信号であれば、アントゲ−）４１から負
信号が出力され、フリップ・フロップ４４に保持される
。このフリップ・フロップ４４に保持された負信号は、
アンドゲート４６を経て不一致カウンタ４８を歩進する
と共に、一致カウンタ４７をクリアする。比較回路５０
は、不一致カウンタ４８のカウント値を所定値と比較し
、これが所定値を越えると出力をローに立下げる。 このロー信号はアンドゲート５２を経てフリップ・フロ
ップ５３をリセットし、その出力信号りをローに変化さ
せる。 この信号りがローに立下がると、スーパーフレーム・ハ
ンチングが開始される。すなわち、パターン・フィルタ
３５から照合不一致を示すハイ信号が出力されるたびに
、オアゲート５５を経てフレーム・カウンタ３７のロー
ド端子に負信号が供給され、カウント値に１が加算され
る。 比較回路５０からのロー出力は、フリップ・フロップ５
３をリセットしてスーパーフレーム・ハンチングを開始
させると共に、フリップ・フロップ５４をセットする。 このフリップ・フロップ５４のセットによって出力Ｓが
ハイに立上がり、フレーム同期化系統にスキップ指令が
発せられる。 このスキップ指令の発生時にフレーム・ハンチングが行
われていなければ、フレーム同期位置へのフレーム同期
信号の出現を契機としてナントゲート２０の出力がロー
に立下がり、フリップ・フロ）プ２５の保持信号Ｆがロ
ーに立下げられ、強制ハンチング指令が発生する。この
強制ハンチング指令は、比較回路２９と３０の出力とは
無関係に強制的にフリップ・フロップ３４をリセットし
、フレーム・ハンチング状態に遷移させる。この強制ハ
ンチング指令は、スーパーフレーム同期化系統に対して
は、そのフリップ・フロップ５３をリセットすることに
よりスーパーフレーム・ハンチング状態に遷移させると
共に、フリップ・フロップ５４をセットすることにより
フレーム同期化系統に対するスキップ指令を発生させる
。 この強制ハンチング指令は、フレーム・ハンチング状態
への遷移を示す信号Ｈのローへの立下がりに伴いナント
ゲート２０の出力がハイに立上がると、直ちに消滅する
。この強制ハンチング指令の消滅に伴い、スーパーフレ
ーム同期化系統のフリップ・フロップ５３がセットされ
て信号りがハイに立上げられ、フレームカウンタ３７の
ロー動作が禁止される。また、前述のように、ハンチン
グ状態を示す信号Ｈのローへの立下がりによってアンド
ゲート４５と４６が閉塞され、一致カウンタ４７と不一
致カウンタ４８のカウント動作も禁止される。 このようにして開始されたフレーム・ハンチングが進行
し、比較回路３０から同期引き込みの終了を示す負信号
が出力されると、フリップ・フロップ３４のリセットに
より信号Ｈがハイに立上げられ、スーパーフレーム・ハ
ンチングが開始されると共に、フリップ・フロップ５４
がリセットされスキップ指令が消滅する。 このように、第２図の回路において、第１図に示すよう
な状態遷移が繰り返される。 以上、ＢＢＣテレビジョン・システムの文字多重放送の
音声データ系において、各フレームの第８ビットをスー
パーフレーム同期信号と見做し、スパーフレーム・ハン
チングによる同期化を図る構成を例示した。しかしなが
ら、他の任意の送受信系において、上記スーパーフレー
ム同期信号に該当する既存の信号が存在すればこれをそ
のようなスーパーフレーム同期信号と見做し、そのよう
な既存の信号が存在しなければこれを新たに追加するこ
とにより本発明のフレーム同期方式を適用することがで
きる。 また、専用の論理回路を用いてハードウェア的にフレー
ム同期化を実現する構成を例示したが、汎用のプロセッ
サを用いてソフトウェア的に同期化を実現することもで
きる。 （発明の効果） 以上詳細に説明したように、本発明のフレーム同期方式
は、本来のフレームハンチングによるフレーム同期化手
段に加えて、縦割又は追加したスーパーフレーム同期信
号を用いてスーパーフレーム・ハンチングによるスパー
フレーム同期化を行うスーパーフレーム同期化手段を備
える構成であるから、フレーム同期パターンのビット幅
を増加させることなく、フレーム周波数の整数倍の周期
の信号への誤引き込みが有効に防止できるという効果が
奏される。 更に、本発明のフレーム同期方式は、上述のスーパーフ
レーム同期外れが発生した場合には本来のフレーム同期
化手段を起動する手段と、フレーム同期外れ又はスーパ
ーフレーム同期外れが発生した場合には本来のフレーム
同期化手段によるフレーム同期化の終了時までスーパー
フレーム同期化手段の動作を禁止にする手段とを備え、
従来からのフレーム同期手段を優先的に動作させる構成
であるから、引き込み時間を増大させたり、引き込み系
の安定性を悪化させたりすることなく、偽信号への誤引
き込みを確実に防止できるという効果が奏される。
受信側に通知される。 （発明が解決しようとする課題） 第３図に例示したような構成のフレームでは、フレーム
同期信号のビット数が８ビットという比較的小さな値で
あるから、フレーム内の異なる位置に同一のパターンが
出現する確立が無視できなくなる。特に、フレーム周波
数（Ｉ ＫＨｚ）の整数倍の周波数の信号成分に基づき
フレーム同期信号と同一のビットパターンがフレーム周
期で発生する場合には、この偽のフレーム同期信号に対
してフレーム・ハンチングによる誤引き込みが行われて
しまうという問題がある。 （課題を解決するための手段） 本発明のフレーム同期方式は、本来のフレームハンチン
グによるフレーム同期化手段に加えて、第３図の各フレ
ーム内の第８ビットのように、各フレーム内の所定ビッ
ト位置に配列され複数フレームの周期性を有する１ビッ
トの既存の信号が存在すればこれをスーパーフレーム同
期信号と見做し、そのような既存の信号が存在しなけれ
ばこれを送信側で追加しておき、この縦割又は追加され
たスーパーフレーム同期信号を用いてスーパーフレーム
・ハンチングによるスーパーフレーム同期化を行うスー
パーフレーム同期化手段を備えている。 更に、本発明のフレーム同期方式は、上述のスーパーフ
レーム同期外れが発生した場合には本来のフレーム同期
化手段を起動する手段と、フレーム同期外れ又はスーパ
ーフレーム同期外れが発生した場合には本来のフレーム
同期化手段によるフレーム同期化の終了時までスーパー
フレーム同期化手段の動作を禁止にする手段とを備え、
偽の同期手段に対する誤引き込みを有効に防止するよう
に構成されている。 （作用） 本発明の作用を、第１図によって構成と共に説明する。 フレームとスーパーフレームの双方に関する同期の確立
状ｊ！ｉ （Ａ）では、いずれのハンチングも行われな
い。この状態でフレーム同期外れ又はスーパーフレーム
同期外れが生ずると、状Ｊ’ｂｉ（Ａ）から状Ｍ （Ｂ
）への遷移が行われ、フレーム・ハンチングが開始され
る。この状６ （Ｂ）では、スーパーフレーム同期化手
段によるスーパーフレーム・ハンチングが禁止される。 この状Ｌｉ （Ｂ）でフレーム同期化が終了すると、状
態（Ｃ）への遷移が行われ、スーパーフレーム・ハンチ
ングが開始される。このスーパーフレーム・ハンチング
によってスーパーフレーム同期化が終了すると、状態（
Ａ）への遷移が行われる。なお、状態（Ｃ）におけるス
ーパーフレーム・ハンチング動作時にフレーム同期外れ
が生ずると、状ａ （Ｂ）への遷移が行われ、スーパー
フレーム・ハンチングが禁止され、フレームハンチング
が開始される。 以下、本発明の作用の詳細を実施例と共に説明する。 （実施例） 第２図は本発明の一実施例の構成を示すブロック図であ
り、図中３５よりも小さな参照番号が付された回路群か
ら成る上方の部分はフレーム同期化系統、３５以上の大
きな参照番号が付された回路群から成る下方の部分はス
ーパーフレーム同期化系統であ。また、図中の各種論理
回路は負論理を主体に表現されている。 入力端子ＩＮには、第３図に示すフレーム構成の受信デ
ータが出現する。パターンフィルタ１は、入力端子ＩＮ
上の受信データ中に時々刻々出現する連続８ビットの信
号を所定のフレーム同期信号（０１００１１１０１）と
照合し、照合一致の場合にはロー信号を不一致の場合に
はハイ信号を出力する。このロー又はハイ信号りは、ク
ロック再生回路２から供給されるクロック信号ＣＬＫに
同期してフリップ・フロップ５に保持され、後段の各論
理ゲートの入力端子の一つに供給される。なお、図示の
煩雑化を避けるため配線は省略しているがクロック再生
回路２で再生されたビット周期のクロック信号ＣＬＫは
、図中に散在している各種のフリップ・フロップ回路に
分配される。 ビット位置カウンタ６は、クロック再生回路２からオア
ゲート２６を通して供給されるクロック信号ＣＬＫをカ
ウントすると共に、カウント値がフレームの最終ビット
位置に対応する７２７に達するとオートリセットによっ
てカウント値を０に復帰させる。７デコーダ７は、ビッ
ト位置カウンタ６のカウント値が７に達する時点、すな
わち８ビットのフレーム同期信号の出現時点を検出して
出力をローに立下げる。これに伴い、フリップ・フロッ
プ９とインバータ１２を経て後段の論理ゲートに供給さ
れる信号Ｔがハイに立上げられる。 ８デコーダ８は、ビット位置カウンタ６のカウント値が
８に達する時点、すなわちスーパーフレーム同期信号の
出現時点を検出して出力をローに立下げる。これに伴い
、遅延時間調整用のフリップ・フロップ１０と１１を経
てパターンフィルタ３５に照合指令が供給され、デスク
ランブル回路３を経て供給される受信フレーム中の第８
ビットとこのパターンフィルタ３５に保持中の１ビット
のデータとの照合が行われる。 フリップ・フロップ５に保持される信号りが同期信号の
出現を示すローであれば、これはオアゲート１３におい
て同期信号位置を示す信号Ｔと負論理積が取られ、フリ
ップ・フロップ２３を経て一致カウンタ２７に供給され
、この一致カウンタ２７のカウント値を歩進すると共に
、不一致カウンタ２８をクリアする。一方、フリップ・
フロップ５に保持される信号りが同期信号が出現しない
ことを示すハイであれば、これはアンドゲート１６、ノ
アゲート１７及びフリップ・フロップ２４を経て不一致
カウンタ２８に供給され、この不一致カウンタ２８のカ
ウント値を歩進すると共に、一致カウンタ２７をクリア
する。 比較回路２９は、一致カウンタ２７のカウント値が所定
の値（例えば５程度）を越えたことを検出すると、オア
ゲート３１を通してフリップ・フロップ３４をセントす
る。比較回路３０は、不一致カウンタ２８のカウント値
が所定の値（例えば３程度）を越えたことを検出すると
、アンドゲート３２を通してフリップ・フロップ３４を
リセットする。このリセットに伴い、フリップ・フロッ
プ３４の出力Ｈがローに立下げられ、フレーム・ハンチ
ングが開始される。 このフレーム・ハンチングの開始に伴い、スーパーフレ
ーム・ハンチング系統のアンドゲート４５と４６の出力
がローに固定され、スーパーフレーム・ハンチングが禁
止される。 フレーム・ハンチング状態では、アンドゲート２１から
オアゲート２６の入力端子の一つに供給される信号は、
同期信号位置への同期信号の不存在が検出されるたびに
ハイに立上げられる。この結果、ビット位置カウンタ６
に供給されるクロック信号ＣＬＫの通過がオアゲート２
６において禁止され、カウント動作が１クロック周期ス
キップされる。このようなビット位置カウンタ６のスキ
ップを伴うフレーム・ハンチングが進み、一致カウンタ
２７のカウント値が所定線を越えると、フレーム同期引
き込みの終了と見做され、フリップ・フロップ３４がセ
ットされ、出力Ｈがハイに立上げられフレーム・ハンチ
ング状態が終了する。 この信号Ｈのハイへの移行に伴いアンドゲート４５と４
６における負信号の通過が可能となり、スーパーフレー
ム・ハンチング系統の動作が有効になる。 スーパーフレーム・ハンチング系統のパターンフィルタ
３５は、第θフレームから第１５フレームまでのそれぞ
れの第８ビットの位置に出現するスーパーフレーム同期
信号を所定のパターン〔１１１１１１１１００００００
００）と照合し、照合一致の場合にはロー信号を出力し
、フリップ・フロップ３６に保持させる。１５フレーム
・デコーダ３８は、フレーム・カウンタ３７のカウント
値が１５になるたびに、ロー信号を出力する。この結果
、第１５フレームにおいてスーパーフレーム同期信号の
照合が一致するたびに、オアゲート４０の出力がローに
立下がり、フリップ・フロップ４３に保持される。 フリップ・フロップ４３に保持されたロー信号は、アン
ドゲート４５を経て一致カウンタ４７のクロック入力端
子に供給されそのカウント値を歩進させると共に、不一
致カウンタ４８をクリアする。比較回路４９は、一致カ
ウンタ４７のカウント値を所定値と比較し、これが所定
値を越えると出力をローに立下げる。このロー信号はオ
アゲート５１を経てフリップ・フロップ５３をセットし
その出力信号りをハイに移行させる。 パターン・フィルタ３５から出力される信号が照合の不
一致を示すハイ信号であれば、アントゲ−）４１から負
信号が出力され、フリップ・フロップ４４に保持される
。このフリップ・フロップ４４に保持された負信号は、
アンドゲート４６を経て不一致カウンタ４８を歩進する
と共に、一致カウンタ４７をクリアする。比較回路５０
は、不一致カウンタ４８のカウント値を所定値と比較し
、これが所定値を越えると出力をローに立下げる。 このロー信号はアンドゲート５２を経てフリップ・フロ
ップ５３をリセットし、その出力信号りをローに変化さ
せる。 この信号りがローに立下がると、スーパーフレーム・ハ
ンチングが開始される。すなわち、パターン・フィルタ
３５から照合不一致を示すハイ信号が出力されるたびに
、オアゲート５５を経てフレーム・カウンタ３７のロー
ド端子に負信号が供給され、カウント値に１が加算され
る。 比較回路５０からのロー出力は、フリップ・フロップ５
３をリセットしてスーパーフレーム・ハンチングを開始
させると共に、フリップ・フロップ５４をセットする。 このフリップ・フロップ５４のセットによって出力Ｓが
ハイに立上がり、フレーム同期化系統にスキップ指令が
発せられる。 このスキップ指令の発生時にフレーム・ハンチングが行
われていなければ、フレーム同期位置へのフレーム同期
信号の出現を契機としてナントゲート２０の出力がロー
に立下がり、フリップ・フロ）プ２５の保持信号Ｆがロ
ーに立下げられ、強制ハンチング指令が発生する。この
強制ハンチング指令は、比較回路２９と３０の出力とは
無関係に強制的にフリップ・フロップ３４をリセットし
、フレーム・ハンチング状態に遷移させる。この強制ハ
ンチング指令は、スーパーフレーム同期化系統に対して
は、そのフリップ・フロップ５３をリセットすることに
よりスーパーフレーム・ハンチング状態に遷移させると
共に、フリップ・フロップ５４をセットすることにより
フレーム同期化系統に対するスキップ指令を発生させる
。 この強制ハンチング指令は、フレーム・ハンチング状態
への遷移を示す信号Ｈのローへの立下がりに伴いナント
ゲート２０の出力がハイに立上がると、直ちに消滅する
。この強制ハンチング指令の消滅に伴い、スーパーフレ
ーム同期化系統のフリップ・フロップ５３がセットされ
て信号りがハイに立上げられ、フレームカウンタ３７の
ロー動作が禁止される。また、前述のように、ハンチン
グ状態を示す信号Ｈのローへの立下がりによってアンド
ゲート４５と４６が閉塞され、一致カウンタ４７と不一
致カウンタ４８のカウント動作も禁止される。 このようにして開始されたフレーム・ハンチングが進行
し、比較回路３０から同期引き込みの終了を示す負信号
が出力されると、フリップ・フロップ３４のリセットに
より信号Ｈがハイに立上げられ、スーパーフレーム・ハ
ンチングが開始されると共に、フリップ・フロップ５４
がリセットされスキップ指令が消滅する。 このように、第２図の回路において、第１図に示すよう
な状態遷移が繰り返される。 以上、ＢＢＣテレビジョン・システムの文字多重放送の
音声データ系において、各フレームの第８ビットをスー
パーフレーム同期信号と見做し、スパーフレーム・ハン
チングによる同期化を図る構成を例示した。しかしなが
ら、他の任意の送受信系において、上記スーパーフレー
ム同期信号に該当する既存の信号が存在すればこれをそ
のようなスーパーフレーム同期信号と見做し、そのよう
な既存の信号が存在しなければこれを新たに追加するこ
とにより本発明のフレーム同期方式を適用することがで
きる。 また、専用の論理回路を用いてハードウェア的にフレー
ム同期化を実現する構成を例示したが、汎用のプロセッ
サを用いてソフトウェア的に同期化を実現することもで
きる。 （発明の効果） 以上詳細に説明したように、本発明のフレーム同期方式
は、本来のフレームハンチングによるフレーム同期化手
段に加えて、縦割又は追加したスーパーフレーム同期信
号を用いてスーパーフレーム・ハンチングによるスパー
フレーム同期化を行うスーパーフレーム同期化手段を備
える構成であるから、フレーム同期パターンのビット幅
を増加させることなく、フレーム周波数の整数倍の周期
の信号への誤引き込みが有効に防止できるという効果が
奏される。 更に、本発明のフレーム同期方式は、上述のスーパーフ
レーム同期外れが発生した場合には本来のフレーム同期
化手段を起動する手段と、フレーム同期外れ又はスーパ
ーフレーム同期外れが発生した場合には本来のフレーム
同期化手段によるフレーム同期化の終了時までスーパー
フレーム同期化手段の動作を禁止にする手段とを備え、
従来からのフレーム同期手段を優先的に動作させる構成
であるから、引き込み時間を増大させたり、引き込み系
の安定性を悪化させたりすることなく、偽信号への誤引
き込みを確実に防止できるという効果が奏される。
第１図は本発明のフレーム同期方式の構成と作用を説明
するための状態遷移図、第２図は本発明の一実施例を適
用する回路の構成ブロック図、第３図はフレーム同期信
号とスーパーフレーム同期信号と見做される信号を有す
るフレーム構成データをＢＢＣテレビジョン放送の文字
多重音声信号の場合について例示するフレーム・フォー
マット図である。 １・・・フレーム同期信号のパターンフィルタ、２・・
・クロック再生回路、６・・・フレーム内ビット位置カ
ウンタ、７・・・フレーム同期信号位置を検出する７デ
コーダ、８・・・スーパーフレーム同期信号位置を検出
する８デコーダ、２７・・・一致カウンタ、２８・・・
不一致カウンタ、２９．３０・・・比較回路、３４・・
・フレーム・ハンチング指示用フリップ・フロップ、３
５・・・スーパーフレーム同期信号のパターンフィルタ
、３７・・・フレーム数をカウントするフレームカウン
タ、４７・・・スーパーフレーム同期信号の一致カウン
タ、４８・・・スーパーフレーム同期信号の不一致カウ
ンタ、４９．５０・・・比較回路、５３・・・スーパー
フレーム・ハンチング指示用フリップ・フロップ、５４
・・・スキップ指示用フリップ・フロップ。 特許出願人 日本電気ホームエレクトロニクス株式会社
するための状態遷移図、第２図は本発明の一実施例を適
用する回路の構成ブロック図、第３図はフレーム同期信
号とスーパーフレーム同期信号と見做される信号を有す
るフレーム構成データをＢＢＣテレビジョン放送の文字
多重音声信号の場合について例示するフレーム・フォー
マット図である。 １・・・フレーム同期信号のパターンフィルタ、２・・
・クロック再生回路、６・・・フレーム内ビット位置カ
ウンタ、７・・・フレーム同期信号位置を検出する７デ
コーダ、８・・・スーパーフレーム同期信号位置を検出
する８デコーダ、２７・・・一致カウンタ、２８・・・
不一致カウンタ、２９．３０・・・比較回路、３４・・
・フレーム・ハンチング指示用フリップ・フロップ、３
５・・・スーパーフレーム同期信号のパターンフィルタ
、３７・・・フレーム数をカウントするフレームカウン
タ、４７・・・スーパーフレーム同期信号の一致カウン
タ、４８・・・スーパーフレーム同期信号の不一致カウ
ンタ、４９．５０・・・比較回路、５３・・・スーパー
フレーム・ハンチング指示用フリップ・フロップ、５４
・・・スキップ指示用フリップ・フロップ。 特許出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- 【特許請求の範囲】 各フレーム内の所定ビット位置に配列される所定ビット
パターンのフレーム同期信号を用いてフレーム・ハンチ
ングによるフレーム同期化を行うフレーム同期化手段と
、 各フレーム内の所定ビット位置に配列され複数フレーム
の周期性を有する１ビットの既存の信号が存在すればこ
れをスーパーフレーム同期信号と見做し、そのような既
存の信号が存在しなければこれを送信側で追加しておき
、この擬制又は追加されたスーパーフレーム同期信号を
用いてスーパーフレーム・ハンチングによるスーパーフ
レーム同期化を行うスーパーフレーム同期化手段と、前
記スーパーフレーム同期外れが発生した場合には前記フ
レーム同期化手段を起動する手段と、前記フレーム同期
外れ又はスーパーフレーム同期外れが発生した場合には
前記フレーム同期化手段によるフレーム同期化の終了時
まで前記スーパーフレーム同期化手段の動作を禁止する
手段とを備えたことを特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070445A JPH01243631A (ja) | 1988-03-24 | 1988-03-24 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070445A JPH01243631A (ja) | 1988-03-24 | 1988-03-24 | フレーム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243631A true JPH01243631A (ja) | 1989-09-28 |
Family
ID=13431703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070445A Pending JPH01243631A (ja) | 1988-03-24 | 1988-03-24 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112933A (ja) * | 1992-09-29 | 1994-04-22 | Nec Corp | 同期信号検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214633A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu Ltd | ス−パ−・フレ−ムの同期方式 |
-
1988
- 1988-03-24 JP JP63070445A patent/JPH01243631A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214633A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu Ltd | ス−パ−・フレ−ムの同期方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112933A (ja) * | 1992-09-29 | 1994-04-22 | Nec Corp | 同期信号検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750173A (en) | Method of transmitting audio information and additional information in digital form | |
| EP0416291A2 (de) | Verfahren zur Zwischenverstärkung von digitalen Signalen sowie Zwischenverstärker für digitale Signale | |
| US3941930A (en) | Synchronizing signal regenerator | |
| JPH03500236A (ja) | 切換回路 | |
| JPH0552703B2 (ja) | ||
| US4594516A (en) | Sampling pulse generator | |
| US4589109A (en) | Multiplexed digital data transmission | |
| EP0930713B1 (en) | Decoding of a biphase modulated bitstream and relative selfsynchronizing frequency divider with noninteger ratio | |
| EP0318227A3 (en) | Frame synchronising method and system | |
| JPH0134489B2 (ja) | ||
| JPS6253040A (ja) | 復号回路 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| DE69121614T2 (de) | System zur Einfügung eines Synchronmusters in digitale Audiodaten auf einer optischen Platte | |
| JP2859111B2 (ja) | クロック同期方法と装置 | |
| JPH0231553B2 (ja) | ||
| JP2748912B2 (ja) | フレーム同期回路 | |
| JP3018848B2 (ja) | 音声ミュート制御回路 | |
| JP3052570B2 (ja) | 映像信号検出回路 | |
| JP2987273B2 (ja) | 同期信号処理回路 | |
| JP3014120B2 (ja) | フレーム同期検出装置 | |
| JPH0522627A (ja) | 水平同期信号再生回路 | |
| JPS60139082A (ja) | サンプリングクロツク再生回路 | |
| JPS588782B2 (ja) | マルチフレ−ム同期装置 | |
| JPH024535Y2 (ja) | ||
| JPH0834442B2 (ja) | ディジタル信号受信装置 |