JPH0124371B2 - - Google Patents
Info
- Publication number
- JPH0124371B2 JPH0124371B2 JP56141704A JP14170481A JPH0124371B2 JP H0124371 B2 JPH0124371 B2 JP H0124371B2 JP 56141704 A JP56141704 A JP 56141704A JP 14170481 A JP14170481 A JP 14170481A JP H0124371 B2 JPH0124371 B2 JP H0124371B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- output
- resistor
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、カウンタ等のデイジタル回路に、パ
ルス電圧を出力するスイツチ回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switch circuit that outputs a pulse voltage to a digital circuit such as a counter.
最近、テレビ等の電気製品においては、遠隔操
作が可能なリモートコントロール装置を備えたも
のが広く市販されている。このような製品の制御
部は、通常デイジタル回路で構成されているため
に、リモートコントロール装置の送信器から出力
された信号は受信器でデイジタル信号に処理され
て前記制御部に出力される。また、このような製
品の本体には、手動操作が可能なように機械式の
スイツチが設けられており、使用者は手動操作と
遠隔操作とを適宜選ぶことができる。 2. Description of the Related Art Recently, electric appliances such as televisions that are equipped with remote control devices that can be operated remotely have become widely available on the market. Since the control section of such a product is usually composed of a digital circuit, the signal output from the transmitter of the remote control device is processed into a digital signal by the receiver and output to the control section. Further, the main body of such a product is provided with a mechanical switch to enable manual operation, and the user can appropriately select between manual operation and remote operation.
ところで、機械式のスイツチはその動作時にチ
ヤタリングが発生する。このチヤタリング時に出
力される信号（第１図ａ）により前記制御部が誤
動作する虞があるため、機械式のスイツチの出力
信号は積分回路で積分された後（第１図ｂ）前記
制御部に出力されている。 By the way, mechanical switches generate chattering when they operate. Since there is a risk that the control unit may malfunction due to the signal output during this chatter (Fig. 1a), the output signal of the mechanical switch is integrated by an integrating circuit (Fig. 1b) and then sent to the control unit. It is being output.
第２図はリモートコントロール装置の受信器お
よび機械式のスイツチの出力信号を制御部に出力
する従来のスイツチ回路の構成を示したものであ
る。第２図において、１，２はリモートコントロ
ール装置の受信器の出力部Ａを構成するFETで、
FET１が導通状態になるとFET２は非導通状態
になつて、点ａの電位はＨレベルになり、FET
１が非導通状態になるとFET２は導通状態にな
つて点ａの電位はＬレベルになる。受信器の出力
部Ａは、点ａの電位を以上のようにして変化させ
パルス状の電圧を出力する。３は製品の本体に設
けられた機械式のスイツチ、４ないし７は抵抗
器、８はコンデンサである。このように、出力部
Ａの出力信号およびスイツチ３の開閉に伴う出力
信号は、積分された後トランジスタ９に出力され
る。トランジスタ９ないし１１および抵抗器１２
ないし１６はシユミツト回路を構成しており、ト
ランジスタ９に入力した信号はこのシユミツト回
路で波形成形されて、出力端１７から制御部を構
成するカウンタ等のデイジタル回路に出力され
る。 FIG. 2 shows the configuration of a conventional switch circuit that outputs output signals from a receiver of a remote control device and a mechanical switch to a control section. In Fig. 2, 1 and 2 are FETs that constitute the output section A of the receiver of the remote control device.
When FET1 becomes conductive, FET2 becomes non-conductive, the potential at point a becomes H level, and FET
When FET 1 becomes non-conductive, FET 2 becomes conductive, and the potential at point a becomes L level. The output section A of the receiver changes the potential at point a as described above and outputs a pulsed voltage. 3 is a mechanical switch provided on the main body of the product, 4 to 7 are resistors, and 8 is a capacitor. In this way, the output signal of the output section A and the output signal accompanying the opening and closing of the switch 3 are integrated and then output to the transistor 9. Transistors 9 to 11 and resistor 12
1 to 16 constitute a Schmitt circuit, and the signal input to the transistor 9 is shaped into a waveform by this Schmitt circuit, and is outputted from an output terminal 17 to a digital circuit such as a counter constituting the control section.
以上のように構成された従来のスイツチ回路に
おいては、スイツチ３の開閉に伴つて出力される
信号が積分されるために、スイツチ３のチヤタリ
ング時に出力される信号により制御部が誤動作す
る虞はない。しかしながら、従来のスイツチ回路
においては、出力部Ａから出力される信号も積分
されて減衰するために、出力部Ａの出力信号は持
続時間の長いパルスにしなければならず、リモー
トコントロール装置の動作時間を短縮することが
できないという欠点があつた。 In the conventional switch circuit configured as described above, the signals output when the switch 3 opens and closes are integrated, so there is no risk of the control section malfunctioning due to the signal output when the switch 3 is chattering. . However, in conventional switch circuits, the signal output from output section A is also integrated and attenuated, so the output signal from output section A must be a pulse with a long duration, and the operating time of the remote control device is The disadvantage was that it was not possible to shorten the term.
本発明は上記従来例の欠点を解消するために、
機械式のスイツチの出力信号は積分され、受信機
の出力信号は積分されないように積分回路を設け
ることによつて、機械式のスイツチのチヤタリン
グ時に出力される信号によつて制御部が誤動作せ
ず、さらに、リモートコントロール装置の動作時
間の短縮化を図ることができるスイツチ回路を提
供するものである。以下、図面により本発明の実
施例を詳細に説明する。 In order to eliminate the drawbacks of the above-mentioned conventional example, the present invention has the following features:
By providing an integrating circuit so that the output signal of the mechanical switch is integrated and the output signal of the receiver is not integrated, the control unit will not malfunction due to the signal output when the mechanical switch is chattering. Furthermore, the present invention provides a switch circuit that can shorten the operating time of a remote control device. Embodiments of the present invention will be described in detail below with reference to the drawings.
第３図は本発明の一実施例の構成を示した回路
図で、第２図と同一符号のものは同一のものを示
しており、また１８ないし２１は抵抗器、２２は
コンデンサである。ここで、コンデンサ２２およ
び抵抗器１９，２０の値で定まる時定数は、出力
部Ａから出力されるパルスの持続時間に比して充
分大きくなるように選ばれている。 FIG. 3 is a circuit diagram showing the configuration of an embodiment of the present invention, in which the same reference numerals as in FIG. 2 indicate the same components, 18 to 21 are resistors, and 22 is a capacitor. Here, the time constant determined by the values of the capacitor 22 and the resistors 19 and 20 is selected to be sufficiently large compared to the duration of the pulse output from the output section A.
次に、以上のように構成された本実施例の動作
について説明する。先ず、通常の状態において
は、FET１は非導通状態、FET２は導通状態で
点ａはＬレベル（0V）になつており、スイツチ
３は開いている。このため、コンデンサ２２の下
端の電位は０（Ｖ）で、その両端間の電圧は電源
電圧Vcc（Ｖ）を抵抗器１９，２０で分圧した値υ1
（Ｖ）になつている。このような状態でスイツチ
３を操作すると、スイツチ３の出力電圧は積分さ
れた後トランジスタ９に出力される。また、通常
の状態において出力部Ａからパルス状の電圧が出
力された場合、抵抗器１９，２０およびコンデン
サ２２の値で定まる時定数がパルスの持続時間に
比して充分大きくなるように選ばれているため
に、点ａからの出力電圧はコンデンサ２２の両端
間の電圧υ1（Ｖ）に重畳されてトランジスタ９に
出力される。このように、出力部Ａからの出力電
圧は積分されないために、出力部Ａから持続時間
の短いパルスが出力されても、そのパルスは次段
以降の回路を確実に動作させることができる。 Next, the operation of this embodiment configured as above will be explained. First, in a normal state, FET1 is in a non-conducting state, FET2 is in a conducting state, point a is at L level (0V), and switch 3 is open. Therefore, the potential at the lower end of the capacitor 22 is 0 (V), and the voltage across it is the value υ 1 obtained by dividing the power supply voltage V cc (V) by the resistors 19 and 20.
(V). When the switch 3 is operated in this state, the output voltage of the switch 3 is integrated and then output to the transistor 9. Furthermore, when a pulsed voltage is output from the output section A under normal conditions, the time constant determined by the values of the resistors 19 and 20 and the capacitor 22 is selected to be sufficiently large compared to the duration of the pulse. Therefore, the output voltage from point a is superimposed on the voltage υ 1 (V) across the capacitor 22 and output to the transistor 9. In this way, since the output voltage from the output section A is not integrated, even if a short duration pulse is output from the output section A, the pulse can reliably operate the circuits in the next stage and subsequent stages.
以上説明したように、本発明によれば、第１の
FETと第２のFETよりなる第１のパルス出力手
段と、第１の抵抗ないし第４の抵抗およびコンデ
ンサとでスイツチ回路を構成し、少なくとも第
１、第２の抵抗およびコンデンサより構成する積
分回路の時定数を第１のパルス出力手段から出力
されるパルス電圧の持続時間に比して十分大きく
選び、アース側の第２のFETが導通状態におい
て上記機械式スイツチを開閉操作するように構成
したことにより、機械式スイツチを開閉操作する
時のチヤタリングによる制御部の誤動作を防ぐこ
とができるとともに、リモートコントロール装置
からのパルスに不都合を与えることなく、制御部
に正確に伝達することができてリモートコントロ
ール装置の動作時間の短縮化を図ることができ、
また、そのための回路構成も、出力端子側に積分
回路が挿入されているにもかかわらず少ない素子
数で構成することができ、かつその積分回路は高
周波雑音に対して除去効果を持ち、簡単で、安価
な回路にして優れた作用効果を奏する装置を得る
ことができる。 As explained above, according to the present invention, the first
A switch circuit is constituted by a first pulse output means consisting of an FET and a second FET, a first resistor to a fourth resistor, and a capacitor, and an integrating circuit constituted by at least the first and second resistors and the capacitor. The time constant of is selected to be sufficiently large compared to the duration of the pulse voltage output from the first pulse output means, and the mechanical switch is configured to open and close when the second FET on the ground side is in a conductive state. By doing so, it is possible to prevent malfunctions in the control unit due to chattering when opening and closing mechanical switches, and it is possible to accurately transmit pulses from the remote control device to the control unit without causing any inconvenience. The operation time of the control device can be shortened,
In addition, the circuit configuration for this purpose can be configured with a small number of elements even though an integrating circuit is inserted on the output terminal side, and the integrating circuit has the effect of removing high frequency noise and is simple. Therefore, it is possible to obtain a device that exhibits excellent functions and effects using an inexpensive circuit.
第１図ａは機械式のスイツチの出力電圧波形を
示す図、第１図ｂは機械式のスイツチの出力電圧
を積分した電圧波形を示す図、第２図は従来のス
イツチ回路の構成を示す回路図、第３図は本発明
の一実施例の構成を示す回路図である。
１，２……FET、３……スイツチ、９……ト
ランジスタ、１８ないし２１……抵抗器、２２…
…コンデンサ、Ａ……出力部。
Figure 1a shows the output voltage waveform of a mechanical switch, Figure 1b shows the voltage waveform obtained by integrating the output voltage of the mechanical switch, and Figure 2 shows the configuration of a conventional switch circuit. Circuit Diagram FIG. 3 is a circuit diagram showing the configuration of an embodiment of the present invention. 1, 2...FET, 3...Switch, 9...Transistor, 18 or 21...Resistor, 22...
...Capacitor, A...Output section.
Claims (1)
なる第１のFETと第２のFETが縦続接続されて
電源端子とアース間に挿入され前記第１のFET
と第２のFETの接続点よりパルス電圧を出力す
る第１のパルス出力手段と、コンデンサと第１の
抵抗の並列回路と、この並列回路の一端に一端が
接続され他端が電源端子に接続されてコンデンサ
および第１の抵抗とともに積分回路を構成する第
２の抵抗と、この第２の抵抗に並列接続された第
３の抵抗および機械式スイツチからなる直列回路
とを設け、前記コンデンサと第１の抵抗の並列回
路の他端を前記第１のFETと第２のFETの接続
点に接続するとともに第４の抵抗を介してアース
に接続し、前記積分回路の時定数を第１のパルス
出力手段から出力されるパルス電圧の持続時間に
比して十分大きく選び、アース側に位置する第２
のFETが導通状態において前記機械式スイツチ
を開閉操作するように構成したスイツチ回路。1 When one becomes conductive, the other becomes non-conductive.A first FET and a second FET are connected in cascade and inserted between a power supply terminal and ground, and the first FET
and a first pulse output means for outputting a pulse voltage from a connection point of the second FET, a parallel circuit of a capacitor and a first resistor, one end of which is connected to one end of the parallel circuit, and the other end of which is connected to a power supply terminal. a second resistor configured to form an integrating circuit together with the capacitor and the first resistor, and a series circuit composed of a mechanical switch and a third resistor connected in parallel to the second resistor. The other end of the parallel circuit of one resistor is connected to the connection point of the first FET and the second FET and also connected to the ground via the fourth resistor, and the time constant of the integrating circuit is set to the first pulse. The second voltage is selected to be sufficiently large compared to the duration of the pulse voltage output from the output means, and is located on the ground side.
A switch circuit configured to open and close the mechanical switch when the FET is in a conductive state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141704A JPS5843619A (en) | 1981-09-10 | 1981-09-10 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141704A JPS5843619A (en) | 1981-09-10 | 1981-09-10 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843619A JPS5843619A (en) | 1983-03-14 |
| JPH0124371B2 true JPH0124371B2 (en) | 1989-05-11 |
Family
ID=15298251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141704A Granted JPS5843619A (en) | 1981-09-10 | 1981-09-10 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843619A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824514Y2 (en) * | 1978-11-25 | 1983-05-26 | 松下電器産業株式会社 | signal supply device |
-
1981
- 1981-09-10 JP JP56141704A patent/JPS5843619A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843619A (en) | 1983-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883541A (en) | High frequency switching circuit | |
| JP3256352B2 (en) | Series bus system with a single-wire system | |
| US4562432A (en) | Voice or blow-controlled switchboard | |
| JPS63119314A (en) | Integrated circuit oscillator | |
| US6507221B2 (en) | Circuit for the filtering of parasitic logic signals | |
| US4572963A (en) | Apparatus for controlling a plurality of electrical devices | |
| JPH0118361B2 (en) | ||
| JP2001067580A (en) | Circuit device for coupling a signal between circuit sections having feed lines separated from each other | |
| JP2000261508A (en) | Termination circuit | |
| US3614477A (en) | Field effect transistor shunt squaring network | |
| JPS5843619A (en) | Switching circuit | |
| JPS626725Y2 (en) | ||
| US4223299A (en) | Input circuits | |
| JPS6122345Y2 (en) | ||
| IE50382B1 (en) | Circuit for deriving a reset signal | |
| US4084111A (en) | Apparatus for the digital control of analog signal | |
| JPS639150Y2 (en) | ||
| JPS586622A (en) | Malfunction prevention device | |
| US4107615A (en) | Receiver including an automatic tuning correction suppression circuit coupled to the tuning member | |
| SU930623A1 (en) | Device for preventing contact bouncing effect | |
| KR940007547Y1 (en) | Pop noise cancellor for tv sound switch | |
| KR850002019Y1 (en) | Remote Control Circuit Without Transmitters | |
| KR940006337B1 (en) | Input signal fixing device of the inverter | |
| JPS5799029A (en) | Input device for electronic watch | |
| JPH062344Y2 (en) | Digital signal input switching device |