JPH01245594A - 印刷回路ボード・アセンブリの製造方法 - Google Patents
印刷回路ボード・アセンブリの製造方法Info
- Publication number
- JPH01245594A JPH01245594A JP1025966A JP2596689A JPH01245594A JP H01245594 A JPH01245594 A JP H01245594A JP 1025966 A JP1025966 A JP 1025966A JP 2596689 A JP2596689 A JP 2596689A JP H01245594 A JPH01245594 A JP H01245594A
- Authority
- JP
- Japan
- Prior art keywords
- assembly
- sub
- core
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000429 assembly Methods 0.000 claims abstract description 14
- 239000002131 composite material Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 13
- 239000011810 insulating material Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000002390 adhesive tape Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 230000000712 assembly Effects 0.000 description 5
- -1 polytetrafluoroethylene Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical class C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は高性能回路ボードの製造技術、具体的にはサブ
・アセンブリから３重プレート構造を有する印刷回路ボ
ードを組立てるためのモジュラ−方式の製造方法に関す
る。
・アセンブリから３重プレート構造を有する印刷回路ボ
ードを組立てるためのモジュラ−方式の製造方法に関す
る。
Ｂ、従来技術
高密度印刷回路ボードは一般に絶縁層によって分離され
たいくつかの導電層で構成される。導電層の一部は電源
電圧及び接地に使用される。残りの導電層は集積回路チ
ップ間で電気信号を相互接続するようにパターン化され
る。層間相互接続は導電材料をめっきした貫通孔で達成
される。高密度の印刷回路ボードでは、隣接層間で、バ
イアとして知られている相互接続を与えるのが普通であ
る。
たいくつかの導電層で構成される。導電層の一部は電源
電圧及び接地に使用される。残りの導電層は集積回路チ
ップ間で電気信号を相互接続するようにパターン化され
る。層間相互接続は導電材料をめっきした貫通孔で達成
される。高密度の印刷回路ボードでは、隣接層間で、バ
イアとして知られている相互接続を与えるのが普通であ
る。
米国特許第３７４０６７８号は、多層高密度回路ボード
中でＸ−Ｙ信号平面が反復単位となる基本的コア構造を
形成する３重プレー） （ｔｒｉｐｌａｔｅ）回路ボー
ド構造を示している。
中でＸ−Ｙ信号平面が反復単位となる基本的コア構造を
形成する３重プレー） （ｔｒｉｐｌａｔｅ）回路ボー
ド構造を示している。
このような回路ボード構造は高周波信号の伝送に有用で
あり、その多くの利点は交互に介在する絶縁媒体に依存
している。
あり、その多くの利点は交互に介在する絶縁媒体に依存
している。
絶縁シートの一つは相対的に高い誘電率を有するエポキ
シ樹脂より成る。
シ樹脂より成る。
このような材料はＦ Ｅ Ｐ Ｔｅｆｌｏｎ （テフ
ロン）材料もしくはポリエチンより成る、コアの他の絶
縁シートに構造上の安定性を与えるのに有用であり、こ
れによって、より望ましい電気的特性が与えられている
。
ロン）材料もしくはポリエチンより成る、コアの他の絶
縁シートに構造上の安定性を与えるのに有用であり、こ
れによって、より望ましい電気的特性が与えられている
。
上述の３重プレート構造には次のようないくつかの欠点
がある。（１）Ｘ−Ｙ信号平面を導電性の電力平面もし
くは基準平面と組合せて配置する真の３重プレート構造
ではない（真の３重プレート構造は他の製造技術によっ
て達成されるが、低い誘電率の材料でこのような構造を
与えることには成功していない）。
がある。（１）Ｘ−Ｙ信号平面を導電性の電力平面もし
くは基準平面と組合せて配置する真の３重プレート構造
ではない（真の３重プレート構造は他の製造技術によっ
て達成されるが、低い誘電率の材料でこのような構造を
与えることには成功していない）。
（２）上述の特許には、多層ボード構造量にコアとして
組込まれている個々の信号平面間にどのようにしてバイ
アを形成するかについての開示がない。（３）上述の特
許の構造のエポキシ−ガラス樹脂層を、回路ボード・ア
センブリの構造上の強さを損うことなく誘電率の低い絶
縁材料で置換えることが望まれている。（４）もしアセ
ンブリのどれか１つのコアで電気的短絡が発生した時は
、全アセンブリを破棄しなければならない。このような
電子的短絡は、層が薄くなり、信号線の密度が増大する
につれ、高パホーマンスの回路ボードでかなりしばしば
生ずるものである。
組込まれている個々の信号平面間にどのようにしてバイ
アを形成するかについての開示がない。（３）上述の特
許の構造のエポキシ−ガラス樹脂層を、回路ボード・ア
センブリの構造上の強さを損うことなく誘電率の低い絶
縁材料で置換えることが望まれている。（４）もしアセ
ンブリのどれか１つのコアで電気的短絡が発生した時は
、全アセンブリを破棄しなければならない。このような
電子的短絡は、層が薄くなり、信号線の密度が増大する
につれ、高パホーマンスの回路ボードでかなりしばしば
生ずるものである。
Ｃ８発明が解決しようとする問題点
本発明の目的はモジュラ−技術を使用して、印刷回路ボ
ードを製造する改良された方法を与えることにある。
ードを製造する改良された方法を与えることにある。
Ｄ１問題点を解決するだめの手段
本発明に従えば、少くとも２つの積層された、回路化電
力平面サブ・アセンブリより成る高性能印刷回路ボード
の製造方法が与えられる。回路化された電力平面サブ・
アセンブリは、これ等がアセンブリ処理工程で先に製造
され、次に最終コア・ユニットとして他のアセンブリ要
素に積層される点で、モジュラ−形式をなしている。
力平面サブ・アセンブリより成る高性能印刷回路ボード
の製造方法が与えられる。回路化された電力平面サブ・
アセンブリは、これ等がアセンブリ処理工程で先に製造
され、次に最終コア・ユニットとして他のアセンブリ要
素に積層される点で、モジュラ−形式をなしている。
このタイプの製造技術を使用する利点の１つは、各モジ
ュラ−・ユニットを最終アセンブリに集積化する前に電
子的な完全性をテストできることである。本発明に従え
ば、完成したアセンブリを廃棄するのでなく、欠陥のあ
る回路ボード・アセンブリのみを廃棄できる。本発明は
従って無駄を少なくし、信頼性を改善する。
ュラ−・ユニットを最終アセンブリに集積化する前に電
子的な完全性をテストできることである。本発明に従え
ば、完成したアセンブリを廃棄するのでなく、欠陥のあ
る回路ボード・アセンブリのみを廃棄できる。本発明は
従って無駄を少なくし、信頼性を改善する。
本発明のサブ・アセンブリは２つの内部電力平面と組合
せて配置された、間隔をあけたＸ及びＹ信号平面を有す
る真の３重プレート構造型のものである。必要な個所に
はコアを通るバイアが与えられて、Ｘ及びＹ信号平面間
に接続が与えられる。
せて配置された、間隔をあけたＸ及びＹ信号平面を有す
る真の３重プレート構造型のものである。必要な個所に
はコアを通るバイアが与えられて、Ｘ及びＹ信号平面間
に接続が与えられる。
３重プレート・コアは次のようにして予じめ形成される
。
。
（ｉ）絶縁層の両側の表面上に導電性のシートを有する
、第１のコアについて電力分配パターンを形成するよう
に回路化する。
、第１のコアについて電力分配パターンを形成するよう
に回路化する。
（ｉｉ ）次に第２のコアを第１のコアと同様に回路化
する。
する。
（ｉｉｉ ）次に電力分配パターンが互いに向い合うよ
うに第１及び第２のコアを積層してサブ・アセンブリを
形成する。
うに第１及び第２のコアを積層してサブ・アセンブリを
形成する。
（ｉｖ ）次にサブ・アセンブリを回路化してその両側
の表面上に信号平面を与える。
の表面上に信号平面を与える。
サブ・アセンブリ中の必要な個所にめっきされたバイア
が形成される。
が形成される。
最初のコアは３．０未満、好ましくは１．４及び３゜０
の間の範囲の低い誘電率の絶縁材料の層を有することが
できる。この目的に適した絶縁材料はポリテトラフルオ
ロエチレンでよい。
の間の範囲の低い誘電率の絶縁材料の層を有することが
できる。この目的に適した絶縁材料はポリテトラフルオ
ロエチレンでよい。
通常、ポリテトラフルオロエチレンのような可撓性のあ
る絶縁材料を有するコアはサブ・アセンブリの形に仕上
げるのが困難であるが、銅のような表面シートがコアに
製造上の安定性を与える。
る絶縁材料を有するコアはサブ・アセンブリの形に仕上
げるのが困難であるが、銅のような表面シートがコアに
製造上の安定性を与える。
客色縁層がポリテトラフルオロエチレンより成るという
事実にもかかわらず、モジュラ−化によって、各サブ・
アセンブリを低温度で製造できる。
事実にもかかわらず、モジュラ−化によって、各サブ・
アセンブリを低温度で製造できる。
本発明のモジュラ−技術の他の利点は、積層用材料の選
択の幅が広げられる点にある。たとえばガラス樹脂でな
く、結合フィルム又は臭素化エポキシ樹脂でサブ・アセ
ンブリを互に積層することによって最終アセンブリの全
体的な誘電特性を良好にすることができる。
択の幅が広げられる点にある。たとえばガラス樹脂でな
く、結合フィルム又は臭素化エポキシ樹脂でサブ・アセ
ンブリを互に積層することによって最終アセンブリの全
体的な誘電特性を良好にすることができる。
誘電率の低い材料を使用することによって高性能を達成
でき、これによって層を薄（し、配線密度を増大できる
。
でき、これによって層を薄（し、配線密度を増大できる
。
Ｅ、実施例
一般に本発明の印刷回路ボードは、絶縁材料のような非
導電性表面に銅をめっきするための技術を開示している
米国特許第４４４８８０４号、多層印刷回路ボードを形
成する方法を開示した米国特許第４０３０１９０号及び
多層アセンブリを構成するのに使用される積層ボードを
製造する方法を開示した米国特許第３５２３０３７号に
説明されているものと同一の材料及び方法の多くを使用
して形成される。
導電性表面に銅をめっきするための技術を開示している
米国特許第４４４８８０４号、多層印刷回路ボードを形
成する方法を開示した米国特許第４０３０１９０号及び
多層アセンブリを構成するのに使用される積層ボードを
製造する方法を開示した米国特許第３５２３０３７号に
説明されているものと同一の材料及び方法の多くを使用
して形成される。
一般的に云って、本発明は高性能の回路ボード・アセン
ブリを製造するモジュラ−技術に関連する。
ブリを製造するモジュラ−技術に関連する。
アセンブリは３重プレート構造を有し、２つの中心をな
す電力平面の両側上に配置されたＸ及びＹ信号平面を有
するモジュラ−・ユニットより成る。
す電力平面の両側上に配置されたＸ及びＹ信号平面を有
するモジュラ−・ユニットより成る。
各サブ・アセンブリはＸ及びＹ信号平面間をつなぐそれ
自体のバイアを有し、これ等のモジュラ−・ユニットが
最後の回路ボード・アセンブリになるように積層された
時に、これ等のバイアが内部導電路を形成する。
自体のバイアを有し、これ等のモジュラ−・ユニットが
最後の回路ボード・アセンブリになるように積層された
時に、これ等のバイアが内部導電路を形成する。
説明を明瞭にするために、同一の素子には図面を通して
同じ参照番号が付されている。
同じ参照番号が付されている。
第１図（Ａ）を参照すると、未処理のコアが矢印２によ
って部分的断面図として示されている。
って部分的断面図として示されている。
コア２は３．０未満、好ましくは１．４乃至３．０の間
の範囲の低い誘電率を有する絶縁材料の内部層３を有す
る。これに適した材料はポリテトラフルオロエチレンで
ある。層３の両側には夫々銅シート４及び５が存在する
。第１図（Ｄ）に示したモジュラ−・サブ・アセンブリ
１０を製造するためには、先ず、コア２の２つの銅シー
ト４もしくは５の一方をエッチして、第１図ＣＢ＞に示
した電カバターン６を与える。
の範囲の低い誘電率を有する絶縁材料の内部層３を有す
る。これに適した材料はポリテトラフルオロエチレンで
ある。層３の両側には夫々銅シート４及び５が存在する
。第１図（Ｄ）に示したモジュラ−・サブ・アセンブリ
１０を製造するためには、先ず、コア２の２つの銅シー
ト４もしくは５の一方をエッチして、第１図ＣＢ＞に示
した電カバターン６を与える。
この電カバターン用のエツチング段階はもう１つの同様
の未処理のコア２゛についても行われる。
の未処理のコア２゛についても行われる。
コア２及び２゛の電カバターンは鏡像の関係になってい
てよい。次に、第１図（Ｃ）に示したように２つのエッ
チされたコア２及び２”を粘着シート７によって互に積
層する。粘着シート７は例えば結合フィルムもしくは臭
素化エポキシ樹脂より成る。第１図（Ｄ）のサブ・アセ
ンブリ１０全体の誘電特性を良好にするために誘電率の
低い結合材料が選択される。コア２及び２°は夫々の電
カバターンが互に向い合うように一緒に接合される。
てよい。次に、第１図（Ｃ）に示したように２つのエッ
チされたコア２及び２”を粘着シート７によって互に積
層する。粘着シート７は例えば結合フィルムもしくは臭
素化エポキシ樹脂より成る。第１図（Ｄ）のサブ・アセ
ンブリ１０全体の誘電特性を良好にするために誘電率の
低い結合材料が選択される。コア２及び２°は夫々の電
カバターンが互に向い合うように一緒に接合される。
サブ・アセンブリ１０は、第１図（Ｃ）の積層されたコ
ア２及び２°の外側のシート４を回路化して、第１図（
Ｄ）に示した夫々のＸ及びＹ信号パターンを形成するこ
とによってつくられる。サブ・アセンブリ１０には必要
な個所に適切なバイア８が形成される。
ア２及び２°の外側のシート４を回路化して、第１図（
Ｄ）に示した夫々のＸ及びＹ信号パターンを形成するこ
とによってつくられる。サブ・アセンブリ１０には必要
な個所に適切なバイア８が形成される。
シート４の回路化はこの分野で知られているアディティ
ブもしくはサブトラクティブ技術によって達成される。
ブもしくはサブトラクティブ技術によって達成される。
第１図（Ｅ）を参照すると、最終の回路ボード・アセン
ブリが矢印２０によって示されている。
ブリが矢印２０によって示されている。
回路ボード・アセンブリ２０は図示のように少なくとも
２つのサブ・アセンブリ１０より成る。
２つのサブ・アセンブリ１０より成る。
サブ・アセンブリ１０は絶縁耐力の低い結合材料の粘着
シート７によって互いに積層できる。
シート７によって互いに積層できる。
基準平面即ち大地平面９が結合されたサブ・アセンブリ
１０に形成され、適切なめつきされた貫通孔１１が与え
られてアセンブリ２０が完成する。
１０に形成され、適切なめつきされた貫通孔１１が与え
られてアセンブリ２０が完成する。
本発明のモジュラ−化方法によってアセンブリ２０を構
成する利点の１つは、各サブ・アセンブリ１０を積層し
て最終回路ボード・アセンブリ２０にする前に、各サブ
・アセンブリ１０を電気的にテストできることである。
成する利点の１つは、各サブ・アセンブリ１０を積層し
て最終回路ボード・アセンブリ２０にする前に、各サブ
・アセンブリ１０を電気的にテストできることである。
このようにして、全アセンブリ２０でなく欠陥のあるサ
ブ・アセンブリ１０だけを廃棄することが可能になる。
ブ・アセンブリ１０だけを廃棄することが可能になる。
本発明のモジュラ−化技術の特定の方法を除けば、使用
されるすべての処理段階は従来の技術のものである。
されるすべての処理段階は従来の技術のものである。
゛コア、サブ・アセンブリ、最終積層の処理工程を個別
に行なうことにより、通常高温処理を必要とする材料を
使用するにもかかわらず、サブ・アセンブリの製造に低
温処理が使用可能になる。本発明のモジュラ−化技術を
使用すると、より薄い及びより柔軟性のある材料が使用
できる。
に行なうことにより、通常高温処理を必要とする材料を
使用するにもかかわらず、サブ・アセンブリの製造に低
温処理が使用可能になる。本発明のモジュラ−化技術を
使用すると、より薄い及びより柔軟性のある材料が使用
できる。
モジュール−化されたサブ・アセンブリは、標準の実施
法では通常得られない、より大きな構造上の安定性を製
造時に与えることができる。
法では通常得られない、より大きな構造上の安定性を製
造時に与えることができる。
Ｆ０発明の効果
モジュラ−技術を使用する本発明によれば、製造の中間
段階でテストを行なうことができ、また、サブ・アセン
ブリの導電性バイアによって信号面接続の自由度、融通
性が高められ、更に、誘電特性を調整するように、コア
、サブ・アセンブリ、最終積層の各段階で絶縁材料を最
適に組合せて製造するのが容易になる。
段階でテストを行なうことができ、また、サブ・アセン
ブリの導電性バイアによって信号面接続の自由度、融通
性が高められ、更に、誘電特性を調整するように、コア
、サブ・アセンブリ、最終積層の各段階で絶縁材料を最
適に組合せて製造するのが容易になる。
第１図は本発明に従う印刷回路ボード・アセンブリの製
造方法の種々の段階を示した部分的断面図である。 ２．２” ・・・・コア、３・・・・絶縁層、４．５・
・・・銅シート、６・・・・電カバターン、７・・・・
粘着シート、８・・・・バイア、９・・・・参照平面、
１０・・・・モジュラ−・サブ・アセンブリ、１１・・
・・めっきされた貫通孔、２０・・・・最終回路ボード
・アセンブリ 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
造方法の種々の段階を示した部分的断面図である。 ２．２” ・・・・コア、３・・・・絶縁層、４．５・
・・・銅シート、６・・・・電カバターン、７・・・・
粘着シート、８・・・・バイア、９・・・・参照平面、
１０・・・・モジュラ−・サブ・アセンブリ、１１・・
・・めっきされた貫通孔、２０・・・・最終回路ボード
・アセンブリ 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
Claims (1)
- 【特許請求の範囲】 （ａ）互いに絶縁された内側の２つの電力平面及びこれ
らの電力平面の両側に配置され、必要な個所で導電性バ
イアによつて電気的に接続された信号平面を有するサブ
・アセンブリを形成し、 （ｂ）少なくとも２つのサブ・アセンブリを積層して、
複合体を形成し、 （ｃ）上記複合体を使用して、多層構造の印刷回路ボー
ド・アセンブリを構成する段階を有する、印刷回路ボー
ド・アセンブリの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US168928 | 1980-07-15 | ||
| US07/168,928 US4864722A (en) | 1988-03-16 | 1988-03-16 | Low dielectric printed circuit boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01245594A true JPH01245594A (ja) | 1989-09-29 |
| JPH0666551B2 JPH0666551B2 (ja) | 1994-08-24 |
Family
ID=22613539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1025966A Expired - Fee Related JPH0666551B2 (ja) | 1988-03-16 | 1989-02-06 | 印刷回路ボード・アセンブリの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4864722A (ja) |
| EP (1) | EP0332834B1 (ja) |
| JP (1) | JPH0666551B2 (ja) |
| DE (1) | DE68907089T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150895A (ja) * | 1989-11-08 | 1991-06-27 | Hitachi Ltd | 多層回路基板及びその製造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
| US5032803A (en) * | 1990-02-02 | 1991-07-16 | American Telephone & Telegraph Company | Directional stripline structure and manufacture |
| US5948533A (en) * | 1990-02-09 | 1999-09-07 | Ormet Corporation | Vertically interconnected electronic assemblies and compositions useful therefor |
| US5039965A (en) * | 1990-08-24 | 1991-08-13 | Motorola, Inc. | Radio frequency filter feedthrough structure for multilayer circuit boards |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
| US5142775A (en) * | 1990-10-30 | 1992-09-01 | International Business Machines Corporation | Bondable via |
| JP2874329B2 (ja) * | 1990-11-05 | 1999-03-24 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| DE69210329T2 (de) * | 1991-07-25 | 1996-11-28 | Ncr Int Inc | Mehrschichtiger Träger für integrierte Schaltungen und Verfahren zu dessen Herstellung |
| US5276955A (en) * | 1992-04-14 | 1994-01-11 | Supercomputer Systems Limited Partnership | Multilayer interconnect system for an area array interconnection using solid state diffusion |
| US5245135A (en) * | 1992-04-20 | 1993-09-14 | Hughes Aircraft Company | Stackable high density interconnection mechanism (SHIM) |
| US5309629A (en) * | 1992-09-01 | 1994-05-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| JP3083416B2 (ja) * | 1992-11-06 | 2000-09-04 | 進工業株式会社 | ディレイライン素子およびその製造方法 |
| US5316803A (en) * | 1992-12-10 | 1994-05-31 | International Business Machines Corporation | Method for forming electrical interconnections in laminated vias |
| US5418689A (en) * | 1993-02-01 | 1995-05-23 | International Business Machines Corporation | Printed circuit board or card for direct chip attachment and fabrication thereof |
| US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| US5773195A (en) * | 1994-12-01 | 1998-06-30 | International Business Machines Corporation | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap |
| US6720501B1 (en) * | 1998-04-14 | 2004-04-13 | Formfactor, Inc. | PC board having clustered blind vias |
| US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
| EP1280204A3 (en) * | 2001-06-27 | 2004-09-01 | Shinko Electric Industries Co. Ltd. | Wiring substrate having position problem |
| JP3910387B2 (ja) * | 2001-08-24 | 2007-04-25 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
| JP4063533B2 (ja) * | 2001-12-10 | 2008-03-19 | 日本碍子株式会社 | フレキシブル配線板 |
| US7038143B2 (en) * | 2002-05-16 | 2006-05-02 | Mitsubishi Denki Kabushiki Kaisha | Wiring board, fabrication method of wiring board, and semiconductor device |
| JP2005223127A (ja) * | 2004-02-05 | 2005-08-18 | Sharp Corp | 平行導体板伝送路 |
| US7270845B2 (en) * | 2004-03-31 | 2007-09-18 | Endicott Interconnect Technologies, Inc. | Dielectric composition for forming dielectric layer for use in circuitized substrates |
| US7078816B2 (en) * | 2004-03-31 | 2006-07-18 | Endicott Interconnect Technologies, Inc. | Circuitized substrate |
| US7145221B2 (en) * | 2004-03-31 | 2006-12-05 | Endicott Interconnect Technologies, Inc. | Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
| KR102125905B1 (ko) * | 2013-04-25 | 2020-06-24 | 삼성디스플레이 주식회사 | 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법 |
| JP2015226034A (ja) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| TWI526129B (zh) * | 2014-11-05 | 2016-03-11 | Elite Material Co Ltd | Multilayer printed circuit boards with dimensional stability |
| US9786976B2 (en) | 2015-06-24 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation |
| US10405421B2 (en) * | 2017-12-18 | 2019-09-03 | International Business Machines Corporation | Selective dielectric resin application on circuitized core layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124768A (en) * | 1977-04-06 | 1978-10-31 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPS5658298A (en) * | 1979-10-19 | 1981-05-21 | Hitachi Ltd | Apparatus for preparing laminar layer for miltilayer printed circuit board |
| JPS58180094A (ja) * | 1982-04-16 | 1983-10-21 | 株式会社日立製作所 | 多層プリント配線板の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA757597A (en) * | 1963-12-30 | 1967-04-25 | International Business Machines Corporation | Method for making printed circuits |
| US3740678A (en) * | 1971-03-19 | 1973-06-19 | Ibm | Strip transmission line structures |
| US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
| US3972755A (en) * | 1972-12-14 | 1976-08-03 | The United States Of America As Represented By The Secretary Of The Navy | Dielectric circuit board bonding |
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
| JPS57145397A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Ltd | Method of producing multilayer printed circuit board |
| US4591659A (en) * | 1983-12-22 | 1986-05-27 | Trw Inc. | Multilayer printed circuit board structure |
| JPS60214941A (ja) * | 1984-04-10 | 1985-10-28 | 株式会社 潤工社 | プリント基板 |
| JPH0642515B2 (ja) * | 1984-12-26 | 1994-06-01 | 株式会社東芝 | 回路基板 |
| JPH023631Y2 (ja) * | 1984-12-28 | 1990-01-29 | ||
| US4747897A (en) * | 1985-02-26 | 1988-05-31 | W. L. Gore & Associates, Inc. | Dielectric materials |
| JPS61220499A (ja) * | 1985-03-27 | 1986-09-30 | 株式会社日立製作所 | 混成多層配線基板 |
| ATE39598T1 (de) * | 1985-08-14 | 1989-01-15 | Toray Industries | Mehrschichtige leiterlatte mit gleichmaessig verteilten fuellmaterial-teilchen und verfahren zu ihrer herstellung. |
| US4755783A (en) * | 1986-11-18 | 1988-07-05 | Rogers Corporation | Inductive devices for printed wiring boards |
| US4755911A (en) * | 1987-04-28 | 1988-07-05 | Junkosha Co., Ltd. | Multilayer printed circuit board |
-
1988
- 1988-03-16 US US07/168,928 patent/US4864722A/en not_active Expired - Lifetime
-
1989
- 1989-02-03 EP EP89101910A patent/EP0332834B1/en not_active Expired - Lifetime
- 1989-02-03 DE DE89101910T patent/DE68907089T2/de not_active Expired - Fee Related
- 1989-02-06 JP JP1025966A patent/JPH0666551B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124768A (en) * | 1977-04-06 | 1978-10-31 | Fujitsu Ltd | Method of producing multilayer printed board |
| JPS5658298A (en) * | 1979-10-19 | 1981-05-21 | Hitachi Ltd | Apparatus for preparing laminar layer for miltilayer printed circuit board |
| JPS58180094A (ja) * | 1982-04-16 | 1983-10-21 | 株式会社日立製作所 | 多層プリント配線板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150895A (ja) * | 1989-11-08 | 1991-06-27 | Hitachi Ltd | 多層回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666551B2 (ja) | 1994-08-24 |
| US4864722A (en) | 1989-09-12 |
| EP0332834A1 (en) | 1989-09-20 |
| EP0332834B1 (en) | 1993-06-16 |
| DE68907089T2 (de) | 1993-12-02 |
| DE68907089D1 (de) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01245594A (ja) | 印刷回路ボード・アセンブリの製造方法 | |
| US4854038A (en) | Modularized fabrication of high performance printed circuit boards | |
| US5004639A (en) | Rigid flex printed circuit configuration | |
| EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
| CA2074648C (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| US9485876B2 (en) | Methods of manufacturing printed circuit boards with stacked micro vias | |
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| US4916260A (en) | Circuit member for use in multilayered printed circuit board assembly and method of making same | |
| US5142775A (en) | Bondable via | |
| JPH01239996A (ja) | 積層回路ボード | |
| KR100713731B1 (ko) | 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법 | |
| JP2002164660A (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| JP2003078251A (ja) | セラミックチップ内蔵基板とその製造方法 | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| US5403420A (en) | Fabrication tool and method for parallel processor structure and package | |
| JPH08153971A (ja) | 多層プリント配線基板及びその製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| CA1237819A (en) | Multilayer circuit arrangement and method of manufacturing such multilayer circuit arrangement and its electric connections | |
| EP0213336B1 (en) | Method for making a flush surface laminate for a multilayer circuit board | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JPH0870183A (ja) | 多層プリント配線板の製造方法 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPH03190298A (ja) | 多層印刷配線基板 | |
| JPH0424997A (ja) | 多層プリント基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |