JPH01246679A - 積分回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、積分回路に関し、詳しくは、演算増幅回路
を用いたスイッチドキャパシタンスによるＩＣ化積分回
路において、そのオフセット調整をしなくて済むような
積分回路の改良に関する。

［従来の技術］ この種のＩＣ化積分回路の一例として第３図に示すよう
な回路を挙げることができる。

１は、演算増幅回路（ＯＰ、以Ｆオペアンプ）であって
、入力信号が入力端ｒ・９からアナログスイッチ２及び
入力コンデンサ３を介してその第１の入力側（−）に加
えられ、アナログスイッチ２及び入力コンデンサ３との
接続点がアナログスイッチ４を介して接地されている。

そして、オペアンプ１の基準レベル側の入力端（＋）は
接地され、出力端子１０は、アナログスイッチ５と積分
コンデンサ６の直列回路を経て入力側（−）にフィード
バックされている。さらに、このフィードバック回路に
並列にアナログスイッチ７が挿入されている。

アナログスイッチ２とアナログスイッチ５とは、第１の
クロックパルスＡ　ＣＬＫによりスイッチングされ、ア
ナログスイッチ４とアナログスイッチ７とは第２のクロ
ックパルスＢ　ＣＬＫによりスイッチングされる。これ
ら各アナログスイッチは、所定の周期でスイッチングさ
れ、第１のパルスＡ　ＣＬＫは、このスイッチング周期
のうちの区間φの間、それが駆動する各アナログスイッ
チを導通（以下ＯＮ）させ、このスイッチング周期の区
間φ以外の残りの区間＊φの間、各アナログスイッチを
遮断（以下０ＦＦ）させる。なお、この明細書及び請求
範囲では、区間φに対する区間φ以外の残りの区間φを
木φとして表す。

第２のパルスＢ　ＣＬＫは、区間水φの間、それが駆動
する各アナログスイッチをＯＮさせ、区間φの間、それ
が駆動する各アナログスイッチをＯＦＦさせる。なお、
通常、第２のパルスＢ　ＣＬＫは、第１のパルスＡ　Ｃ
ＬＫを反転させた状態のパルスとなっている。

Ｖｌθ（ｎ）　・Ｃ６−Ｖｔｏ　（ｎ−１）　＊Ｃ６＝
　Ｖｙ（ｎ）・Ｃ３ Ｖ７５（ｎ）・・・・・・接点１０の時刻ｎでの電圧値
Ｖｙ（ｎ）・・・・・・接点９の時刻ｎでの電圧値より
この回路は積分器を構成している。なお、Ｃ３はコンデ
ンサ３の容量、Ｃ６はコンデンサ６の容」イ、そしてＣ
？はコンデンサ９の容量である。

さて、オペアンプ１は、区間水φではアナログスイッチ
７がＯＮしていて、フィードバック回路が短絡されてい
ることになる。そこで、このときのオペアンプ１のゲイ
ンを１とすれば、この区間水φで、オペアンプ１は、単
なるバッファアンプとなってその初期値をオペアンプ１
のオフセット値とするような動作をする。

［解決しようとする問題点］ このような回路をＩＣ化して構成した場合には、ＩＣ化
により形成されるコンデンサに対して点線で示すように
、入力端及び出力側に形成されるコンデンサによって浮
遊容１１ｃｓ、ｃｓ’が挿入されてしまう。特に、コン
デンサの形成に際し、低コスト化のため、拡散層を下地
とするコンデンサをＩＣ上に作り込む場合、浮遊容量の
低減を計るために低濃度の拡散層を利用するため、浮遊
容量の接地点は、バイアス基準ではなくＶＣＣ又はＧＮ
Ｄ（チップの最高電位又は最低電位）を採らねばならず
、この回路のバイアスに対し、容量不感というメリット
は失われてしまう。

その結果、特にＣ８′が大の時、浮遊容量の位置がオペ
アンプ側の時、アンプ入力インピーダンスが使用周波数
域で低下し、正常特性が出す、また、オペアンプ出力側
にある時はオペアンプのドライブ能力をＣ８′のチャー
ジ、ディスチャージのために増大させる必要があるとと
もに、出力側にコンデンサがあるため電流出力側の出力
構成を採れなくなってしまう。

この発明は、このような従来技術の問題点を解決するも
のであって、浮遊容量により生じるオフセントをほとん
どなくすことができる積分回路を提供することを目的と
する。

［問題点を解決するための手段］ このような目的を達成するためのこの発明の積分回路の
構成は、入力信号を受ける第１のスイッチ回路と、この
第１のスイッチ回路に直列に接続された入力コンデンサ
と、この入力コンデンサから入力信号を第１の入力側に
受け、第２の入力側が第１の電位に接続された演算増幅
回路と、第１のスイッチ回路と入力コンデンサとの接続
側と第１の電位との間に設けられた第２のスイッチ回路
と、演算増幅回路の出力側から第１の入力端へフィード
バックする第３のスイッチ回路、積分コンデンサ、第４
のスイッチ回路の順からなる直列回路と、この直列回路
に並列に接続された第５のスイッチ回路と、積分コンデ
ンサと第４のスイッチ回路との接続側と第１の電位又は
演算増幅回路の出力側若しくは第２の電位との間に挿入
された第６のスイッチ回路とを備えていて、集積回路の
一部として形成した入力コンデンサの浮遊容量をこの入
力コンデンサと第１のスイッチ回路との接続側に挿入し
、かつ集積回路の一部として形成した積分コンデンサの
浮遊容量をこの積分コンデンサと第４のスイッチ回路と
の接続側に挿入し、第１゜第３及び第４のスイッチ回路
をスイッチングされる繰り返し周期のある区間φの間Ｏ
Ｎし、第２゜第５及び第６のスイッチ回路が繰り返し周
期の区間φ以外の残りの区間＊φの間ＯＮするものであ
る。

［作用］ このように、入力コンデンサを集積回路として形成する
ことによる浮遊容量をこの入力コンデンサと第１のスイ
ッチ回路との接続側に挿入されるようにし、また、積分
コンデンサを集積回路として形成することによる浮遊容
量をこの積分コンデンサと第４のスイッチ回路との接続
側に挿入されるようにして、これら浮遊容量に並列に又
は浮遊容量が入った接続側と一定電位との間に区間水φ
でＯＮするスイッチ回路をそれぞれ設けることにより、
積分動作をしていない区間水φの期間にその前の区間φ
の積分動作における浮遊容量の電荷分を放電し、又は一
定値まで充電することができる。

特に、浮遊界ｆｆ１ｃｓ　’に対し、そのチャージ。

ディスチャージの電流をバイアスラインより供給するこ
とによりオペアンプに対する負荷が軽減され、また、回
路のバイアスに対する容量不感が近似的に成立する。

したがって、次の区間φの積分動作では、浮遊容量の電
荷蓄積作用の影響を打消した状態となり、浮遊容量によ
るオフセットがほとんど生じないで済む。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明の一実施例の積分回路のブロック図
であり、第２図は、他の一実施例のブロック図である。

なお、第３図と同等の構成要素は同一の符号で示す。

第１図において、入力コンデンサ１１は、第３図の入力
コンデンサ３に対応するものであるが、このコンデンサ
を形成する場合に生じる浮遊容量をアナログスイッチ２
側に持って来て入力コンデンサ１１が集積されて回路が
形成されている。同様に、アナログスイッチ１３と積分
コンデンサ１２との接続においては、積分コンデンサを
形成する場合に生じる浮遊容量をアナログスイッチ１３
側に持って来て積分コンデンサ１２が集積されて回路が
形成されている。ここで、点線のＣｓ、Ｃ８′で示すコ
ンデンサがこれらに対する浮遊容量である。

積分コンデンサ１２は、第３図の積分コンデンサ６に対
応するものであるが、このコンデンサの入力端へフィー
ドバックする側の接続端にはアナログスイッチ１３が直
列に接続され、さらに、浮遊界ｆｆ１ｃｓ　’が挿入さ
れたこれらの接続点と接地との間にはアナログスイッチ
１４が接続されている。そして、オペアンプ１の出力側
は、アナログスイッチ５．積分コンデンサ１２．前記ア
ナログスイッチ１３を経てオペアンプｌの入力側（−）
にフィードバックされている。したがって、アナログス
イッチ１４は、浮遊界ｆｉｔｃｓ　’に並列に挿入され
ていることになる。

このようにコンデンサをＩＣ化して形成した場合に生じ
る浮遊容量（：、ｓ、Ｃｓ’をどちら側に持って来るか
は、例えば、ＬＯＧＯＳプロセスによる選択酸化により
素子分離領域に厚い酸化膜を形成した場合のＬＯＣＯ８
層（絶縁層）の上にコンデンサを形成するとき、２つの
ＡＪ！平行電極として形成されるコンデンサのＬＯＣＯ
８層上に形成される側の電極がＳｔサブストレートとの
間で浮遊界にを持つことになるので、アナログスイッチ
１３．１４を形成する近傍のセルとの配線をこの浮遊容
量を形成する電極側に選択的に配線接続すれば可能であ
る。

ここで、アナログスイッチ１３は、第１のクロックパル
スＡ　ＣＬＫにより駆動され、アナログスイッチ２及び
アナログスイッチ５と同期してスイッチングされるので
、そのＯＮ区間が区間φに一致していて、区間水φでは
ＯＦＦする。また、アナログスイッチング１４は、第２
のクロックパルスＢ　ＣＬＫにより駆動され、アナログ
スイッチ４とアナログスイッチ７と同期してスイッチン
グされるので、そのＯＮ区間は木φとなっていて、区間
φではＯＦＦする。

したがって、オペアンプ１が積分動作を行う区間φに入
力側の浮遊容量Ｃｓと積分側の浮遊容量Ｃ８′とに蓄え
られた電荷は、次の区間＊φにおいて、アナログスイッ
チ４とアナログスイッチ１４とを介して接地電位へと放
電する。そして、このとき、この区間＊φの期間では、
アナログスイッチ１３がＯＦＦ状態となっているので、
入力コンデンサ１１と積分コンデンサ１２とは切離され
ていて、かつ入力端（−）側が接地されることもない。

そこで、積分動作を行う区間φでは、浮遊容量Ｃｓの電
荷が放電された状態となり、浮遊容量が接続された入力
コンデンサ１１の接続端が接地電位となっているので、
基準レベル側の入力側（＋）と信号入力側の入力側（−
）との間のバイアス関係に浮遊容量の電荷蓄積による影
響が生じない。

同様に、積分動作を行う区間φにおいて積分コンデンサ
１２に積分された電荷が蓄積される場合には、積分コン
デンサ１２のアナログスイッチ１３側の接続端に挿入さ
れた浮遊容ｉｃｓ　’の電荷が放電された状態となって
いて、その接続端が接地電位となるので、正しい積分動
作が行われる。

その結果、オフセット調整しなくても、ＤＣ帯域まで使
用可能な積分回路が実現できる。特に、このような積分
回路を従属接続するフィルタ回路では、ＤＣオフセット
が生じないので有効である。

第２図は、アナログスイッチ１３の接地側の接続端をオ
ペアンプ１の出力側に切換えて接続した例であって、浮
遊容ｆｆ１ｃｓ’に蓄えられる容量を放電するのではな
く、一定量まで充電して、そのレベルに保ってｉツ遊容
量の影響を排除するものである。

すなわち、積分動作をしていない区間水φの間浮遊容＠
Ｃｓ　’の充電側端をオペアンプ１の出力に接続してオ
ペアンプ１から一定の電荷を充電するようにしている。

このようにすれば、浮遊容量に蓄積される電荷はいつも
一定となり区間φにおける浮遊容量と積分コンデンサ１
２との電荷の関係を考慮する必要がなくなり、積分動作
に影響を与えないで済む。

以り説明したきたが、実施例では、入力側を（−）位相
側として、基準バイアスを（＋）位相側としているが、
これは、逆であってもよいことはもちろんである。また
、実施例では、フィードバック回路に他の素子を入れて
いない単純なものとなっているが、これは、さらに多く
のコンデンサとか抵抗が挿入されていてもよいことはも
ちろんである。また、基準バイアスの電位は接地されて
いることに限定されてない。

第２図の実施例では、アナログスイッチ１４の一方の接
続端をオペアンプ１の出力側に接続しているが、これは
、一定の電位のバイアス点に接続するようにしてもよい
ことはもちろんである。

［発明の効果コ 以−Ｌの説明から理解できるように、この発明にあって
は、入力コンデンサを集積回路として形成することによ
る浮遊容量をこの入力コンデンサと第１のスイッチ回路
との接続側に挿入されるようにし、また、積分コンデン
サを集積回路として形成することによる浮遊容量をこの
積分コンデンサと第４のスイッチ回路との接続側に挿入
されるようにして、これら浮遊容量に並列に又は浮遊容
量が入った接続側と〜・定電位との間に区間＊φでＯＮ
するスイッチ回路をそれぞれ設けることにより、積分動
作をしていない区間水φの期間にその前の区間φの積分
動作における浮遊容量の電荷分を放電し、又は一定植ま
で充電することができる。

したがって、次の区間φの積分動作では、浮遊容量の電
荷蓄積作用の影響を打消した杖態となり、浮遊容量によ
るオフセットがほとんど生じないで済む。

【図面の簡単な説明】

第１図は、この発明の一実施例の積分回路のブロック図
、第２図は、他の一実施例のブロック図、第３図は、従
来のオペアンプを用いたスイッチドキャパシタンス回路
による積分回路のブロック図である。 ■・・・オペアンプ、 ２．５．１３・・・区間φにＯＮするアナログスイッチ
、４，７．１４・・・区間＊φにＯＮするアナログスイ
ッチ、３．１１・・・入力コンデンサ、６．１２・・・
積分コンデンサ、

Claims (1)

【特許請求の範囲】
1. （１）入力信号を受ける第１のスイッチ回路と、この第
   １のスイッチ回路に直列に接続された入力コンデンサと
   、この入力コンデンサから前記入力信号を第１の入力側
   に受け、第２の入力側が第１の電位に接続された演算増
   幅回路と、第１のスイッチ回路と前記入力コンデンサと
   の接続側と第１の電位との間に設けられた第２のスイッ
   チ回路と、前記演算増幅回路の出力側から第１の入力側
   へフィードバックする第３のスイッチ回路、積分コンデ
   ンサ、第４のスイッチ回路の順からなる直列回路と、こ
   の直列回路に並列に接続された第５のスイッチ回路と、
   前記積分コンデンサと第４のスイッチ回路との接続側と
   第１の電位又は前記演算増幅回路の出力側若しくは第２
   の電位との間に挿入された第６のスイッチ回路とを備え
   、集積回路の一部として形成した前記入力コンデンサの
   浮遊容量がこの入力コンデンサと第１のスイッチ回路と
   の接続側に挿入され、かつ集積回路の一部として形成し
   た前記積分コンデンサの浮遊容量がこの積分コンデンサ
   と第４のスイッチ回路との接続側に挿入され、第１、第
   ３及び第４のスイッチ回路がスイッチングされる繰り返
   し周期のある区間φの間導通され、第２、第５及び第６
   のスイッチ回路が前記繰り返し周期の前記区間φ以外の
   残りの区間＊φの間導通されることを特徴とする積分回
   路。