JPH0124800Y2

JPH0124800Y2 -

Info

Publication number: JPH0124800Y2
Application number: JP1983193622U
Authority: JP
Priority date: 1983-12-15
Filing date: 1983-12-15
Publication date: 1989-07-26
Also published as: JPS60102800U

Description

【考案の詳細な説明】

(イ) 産業上の利用分野本考案はマイクロコンピユータ等のコントロー
ルIC（集積回路）とメモリICとの接続に使用され
る接続回路に関する。 (ロ) 従来技術テレビジヨン受像機で使用される電圧シンセサ
イザ方式の選局装置においては、通常コントロー
ルICとして１チツプのマイクロコンピユータ
（以下「マイコン」と称す）を用い、該マイコン
と電気的に書換え可能な不揮発性メモリIC〔通
常、EAROMと称されるものであつて、以下単
に「メモリ」と言う〕との間でチユーニングデー
タやバンドデータの転送が行なわれる。すなわち、電圧シンセサイザ方式の選局装置で
はその概略構成を表わす第１図のブロツク図に示
す如くなつている。第１図において同調点検出信
号発生回路は中間周波（IF）増幅回路から得ら
れるAFT電圧及び同期回路から得られる同期信
号と水平発振信号を受け、これらの信号に基づい
て同調点を検出するとともに同調点検出信号をマ
イコンに与え、これによつて所望の放送局を探局
して得たチユーニングデータ及びバンドデータは
マイコンからメモリに転送され、該メモリに書き
込まれる。また、選局用キーボードの操作によつ
て選局する場合、メモリに格納されたチユーニン
グデータ及びバンドデータがマイコンによつて読
出され、メモリからマイコンに転送されたチユー
ニングデータはマイコン内部でＤ／Ａ変換された
後ローパスフイルタ（LPF）を経て電子同調チ
ユーナの可変容量ダイオードに印加され、一方バ
ンドデータはバンド切換回路に入力されて前記チ
ユーナの受信バンドの切換えを行ない所望の放送
局を受信できるようになつている。尚、受信チヤ
ンネルはマイコンからの信号によつてチヤンネル
表示部において表示される。第２図は上記マイコンとメモリとを接続する接
続回路の従来例を示している。第２図において、MCは富士通(株)製１チツプマ
イクロコンピユータ（品番MB88536）の概略を
示しており、該マイコンMCには電源端子〓〓、入
出力端子、クロツク出力端子〓〓、第１、第２、
第３モード設定出力端子，，を有してい
る。MEは三菱電機(株)製のEAROM（品番
M58653P）であつて、該メモリMEには電源端子
、入出力端子、クロツク入力端子、第１、
第２、第３モード設定端子，，を有してい
る。１００は＋5Vの定電圧を供給する第１電源ラ
イン、１０１は前記マイコンMCの電源端子〓〓と
メモリMEの電源端子とを接続するとともに前
記第１電源ライン１００と接続される第２電源ラ
イン、１０２はマイコンMCの入出力端子とメ
モリMEの入出力端子とを結ぶ双方向性のデー
タバス、１０３はクロツク出力端子〓〓とクロツク
入力端子とを結ぶクロツクバス、１０４，１０
５，１０６はそれぞれマイコンMCの第１、第
２、第３モード設定出力端子，，とメモリ
MEの第１、第２、第３モード設定入力端子，
，とを結ぶ第１、第２、第３モード設定バス
である。Ｑはスイツチングトランジスタであつ
て、該トランジスタＱのエミツタ・コレクタ路は
プルアツプ抵抗R₁とともに第２電源ライン１０
１とデータバス１０２間に直列に接続されてお
り、また前記トランジスタＱのベースは第２電源
ライン１０１と第２モード設定バス１０５の間に
直列に接続されたカツトオフ用抵抗R₂とベース
電流制限抵抗R₃との接続点に接続されている。
また、クロツクバス１０３、第１、第２、第３モ
ード設定バス１０４，１０５，１０６と第１電源
ライン１００とはそれぞれプルアツプ抵抗R₄，
R₅，R₆，R₇を介して接続されている。更に前記
第１、第２、第３モード設定バス１０４，１０
５，１０６は表示用ライン１０７，１０８，１０
９によつてチヤンネル表示部１１０と接続され、
マイコンMCの第１、第２、第３モード設定出力
端子，，から出力される信号はチヤンネル
表示用信号としても使用される。尚、前記チヤン
ネル表示部１１０には前記表示用ライン１０７，
１０８，１０９の他マイコンMCから表示用信号
専用のラインが接続されるが特にここでは図示し
ていない。マイコンMCからデータバス１０２を介してメ
モリMEにシリアルにデータを転送し、該メモリ
MEにそのデータを書込む場合及びメモリMEか
らデータを読出しマイコンMCにシリアルにデー
タを転送する場合第３図及び第５図のフローチヤ
ートに従つて、第４図及び第６図のタイムチヤー
トに示すタイミングで行なわれる。尚、第４図、
第６図において第３図及び第５図に付した符号に
おけるメモリの動作モードに対応する期間には同
一符号を付しており、第１、第２、第３モード設
定バス１０４，１０５，１０６にそれぞれ対応し
て出力されるモード制御信号C₁，C₂，C₃に対す
るメモリMEの機能は次の表の通りである。

【表】

【表】また、メモリMEの全ての動作はクロツクの立
下りに同期してモード制御信号C₁，C₂，C₃で設
定された機能を順次行なうようになつている。メモリMEにデータを書込む場合は、第３図の
フローチヤート及び第４図のタイムチヤートに示
すようにまずメモリMEにアドレス入力（アドレ
スレジスタにアドレスデータを入力する）をして
アドレスを設定し、そのアドレスに書込まれてい
たデータの内容を消去する。その後、マイコン
MCからデータ〔このデータは選局装置ではチユ
ーニングデータやバンドデータである。〕をメモ
リMEのデータレジスタに取込ませて、アドレス
レジスタにより指定されたアドレスのメモリトラ
ンジスタに書込む。一方、メモリMEからデータを読出す場合は第
５図のフローチヤート及び第６図のタイムチヤー
トに示すようにメモリMEにアドレス入力を行つ
てアドレスの設定をし、それによつて指定された
アドレスのデータがメモリトランジスタからデー
タレジスタに読出された後、このデータレジスタ
の内容がメモリMEの入出力端子からデータバ
ス１０２に出力されるようになつている。尚、マイコンMCからメモリMEにデータを転
送する場合、第２モード設定バス１０５はローレ
ベル“Ｌ”になつているのでスイツチングトラン
ジスタＱはオンとなり、データはプルアツプ抵抗
R₁によつて与えられる電圧を使用して転送され、
また、メモリMEからマイコンMCにデータを転
送する場合、第２モード設定バス１０５はハイレ
ベル“Ｈ”になつているのでスイツチングトラン
ジスタＱはオフとなり、データはプルアツプ抵抗
R₁を使用しないで転送されるようになつており、
これによつてマイコンMCの入出力端子とメモ
リMEの入出力端子に入力されるデータ信号の
レベルがマイコンMCとメモリMEの規格に一致
するようになされている。上記のようにしてマイコンMCによつてメモリ
MEの書込み及び読出しが行なわれるが、このよ
うにメモリMEが制御され書込みまたは読出しの
状態（以下、「第１の状態」という）になされて
いる間は前記チヤンネル表示部１１０はチヤンネ
ル表示を行なわない状態にある。そして、前記メ
モリMEが制御されてないときマイコンMCのク
ロツク端子〓〓からクロツクが出力されずクロツク
バス１０３はハイレベルに固定されるとともに第
１、第２、第３モード設定出力端子１０４，１０
５，１０６から出力されるチヤンネル表示用制御
信号がチヤンネル表示部１１０に供給される状態
（以下「第２の状態」という）になる。この第２の状態においては上述の如くクロツク
バス１０３がハイレベルに固定されているので、
第１、第２、第３モード設定バス１０４，１０
５，１０６にチヤンネル表示部１１０に供給する
制御信号が与えられていてもメモリMEのモード
が変化することがない筈であるが、例えばブラウ
ン管（図示せず）内で生じるスパーク等によつて
前記クロツクバス１０３に負のノイズが入るとそ
れによつてメモリMEの内容が変化してしまう虞
れがある。例えばあるチヤンネルを表示するために第１、
第２、第３モード設定出力端子，，から第
１、第２、第３モード設定バス１０４，１０５，
１０６にそれぞれ“Ｈ”，“Ｌ”，“Ｈ”が出力され
ていたときに前記クロツクバス１０３に負のノイ
ズが入ると上記表から明らかなようにそのときア
ドレスレジスタによつて指定されていたアドレス
の記憶内容が消去されてしまう。尚、第４図で示すようにデータの消去や書込み
は複数のクロツクで行なわれているが、これは消
去、書込みの動作を十分に行ない、完全にメモリ
トランジスタに記憶させるためであつて、一発の
クロツク入力でも消去、書込みが為されるもので
あり、上記のようなノイズでもクロツクと同じ働
きをしてメモリの不所望な消去、書込みが行なわ
れる訳である。 (ハ) 考案の目的本考案は上記欠点に鑑み為されたものであり、
クロツクバスにノイズが入力されてもメモリの記
憶内容が変化しないように工夫された接続回路を
提供することを目的とする。 (ニ) 考案の構成本考案は、クロツク出力端子とモード設定出力
端子を有するコントロールICと、クロツク入力
端子とモード設定入力端子を有するメモリICと、
前記クロツク出力端子から出力されるクロツクを
前記クロツク入力端子に供給するためのクロツク
バスと、前記モード設定出力端子から出力される
モード制御信号を前記モード設定入力端子に供給
するためのモード設定バスを備え、前記メモリ
ICは前記クロツクに同期して前記モード制御信
号に応じたモードに設定される第１の状態と、前
記クロツクが供給されず前記モード制御信号に応
じたモードの設定が行なわれない第２の状態とを
呈し、この第２の状態のときは前記コントロール
ICのモード設定出力端子から前記モード設定バ
スに出力される信号によつて他の機能部を制御す
るようにしたものにおいて、前記コントロール
ICのモード識別信号によつて制御され、前記メ
モリICが第１の状態のとき前記モード設定出力
端子から出力されるモード制御信号を前記モード
設定入力端子に供給し、前記メモリICが第２の
状態のとき前記モード設定出力端子から出力され
るモード制御信号を前記モード設定入力端子に供
給しないようにする手段を前記他の機能部とバス
との接続点と前記メモリICとの間に設けるとと
もに前記第２の状態のとき前記クロツク入力端子
及びモード設定入力端子が前記クロツク入力端子
へのノイズ入力に対して前記メモリICのモード
を不変となす所定のレベルに固定される構成であ
る。 (ホ) 実施例本考案の実施例を第７図及び第８図を参照しつ
つ説明するが、従来と同一部分には同一符号を付
してその説明は省略する。第７図においてマイコンMCは、メモリMEが
第１の状態にある場合と第２の状態にある場合と
で異なる信号（以下「識別信号」という）を識別
信号出力端子〓〓から識別信号バス１２０に出力す
るようにプログラムされている。また、１１１は
クロツクバス１０３、第１、第２、第３モード設
定バス１０４，１０５，１０６に設けられたスイ
ツチング部１１２，１１３，１１４，１１５の開
閉成を行なうためのスイツチ手段であつて、該ス
イツチ手段１１１は前記識別信号によりオンオフ
制御され、識別信号によりメモリMEが第１の状
態にあるときは各スイツチング部１１２，１１
３，１１４，１１５がオンとなり、またメモリ
MEが第２の状態にあるときは識別信号によつて
各スイツチング部１１２，１１３，１１４，１１
５がオフとなるとともにメモリMEのクロツク入
力端子、第１、第２、第３モード設定入力端子
，，が全てハイレベル“Ｈ”となるように
構成されている。従つて、メモリMEが第１の状態のとき各スイ
ツチング部１１２，１１３，１１４，１１５がオ
ン状態であるので、マイコンMCの第１、第２、
第３モード設定出力端子，，から出力され
るモード制御信号C₁，C₂，C₃がメモリMEの第
１、第２、第３モード設定入力端子，，に
それぞれ供給されるとともにクロツクがクロツク
入力端子に入力されるのでメモリMEはモード
制御信号に応じたモードに設定される。一方、メ
モリMEが第２の状態にあるとき各スイツチング
部１１２，１１３，１１４，１１５がオフ状態に
あるので、マイコンMCの第１、第２、第３モー
ド設定出力端子，，から出力されるチヤン
ネル表示用制御信号はチヤンネル表示部１１０に
供給されるが、第１、第２、第３モード設定入力
端子，，には供給されない。従つて、メモリMEが第２の状態にあるときは
第１、第２、第３モード設定入力端子，，
が全てハイレベルであるので、クロツク入力端子
に負のノイズが入力されてもメモリはスタンバ
イ状態になるだけで、記憶内容が変化したりする
虞れがなくなる訳である。尚、この実施例ではク
ロツクバス１０３にもスイツチング部１１２を設
けているが、メモリMEが第２の状態にあるとき
前記クロツクバス１０３がハイレベルに固定され
るならば特に必要としない。第８図は第７図の具体的な実施例を示してお
り、第７図と同一部分には、同一符号を付してい
る。すなわち、第８図の実施例では４つのOR回路
１１６，１１７，１１８，１１９が用いられてお
り、各OR回路１１６，１１７，１１８，１１９
の一方の入力としてクロツク及び第１、第２、第
３モード設定出力端子，，から出力される
信号が入力され、他方の入力としては識別信号出
力端子〓〓から出力される識別信号が共通に与えら
れるようになつている。そして、各OR回路１１６，１１７，１１８，
１１９の出力はそれぞれメモリMEのクロツク入
力端子、第１、第２、第３モード設定入力端子
，，に供給されるようになつている。従つて、この場合マイコンMCの識別信号出力
端子〓〓から出力される制御信号として、メモリ
MEが第１の状態のときローレベル“Ｌ”を出力
し、メモリMEが第２の状態のときハイレベル
“Ｈ”を出力するようにすれば、第１の状態のと
き各OR回路１１６，１１７，１１８，１１９の
一方の入力は“Ｌ”であるので他方の入力となる
クロツク及びモード制御信号C₁，C₂，C₃はその
ままメモリのクロツク入力端子及び第１、第
２、第３モード設定入力端子，，に供給さ
れ、また、第２の状態のとき各OR回路１１６，
１１７，１１８，１１９の一方の入力は“Ｈ”で
あるのでクロツク及び第１、第２、第３モード設
定出力端子，，から出力される信号が何で
あつてもクロツク入力端子、第１、第２、第３
モード設定入力端子，，にはハイレベルが
入力される。上記各OR回路１１６，１１７，１
１８，１１９は勿論一つのICで構成でき、第７
図の実施例でも述べたようにメモリMEが第２の
状態にあるときマイコンMCのクロツク出力端子
〓〓からハイレベルが出力されるのならば特にOR
回路１１６は設ける必要はない。尚、メモリMEが第２の状態にあるとき、クロ
ツクバス１０３に負のノイズが入ると同時に識別
信号バス１２０に負のノイズが入るとメモリME
の記憶内容が変化することが考えられるが、その
ようなことが起り得る確率は極めて低くく問題は
ない。上記実施例では電圧シンセサイザ方式の選局装
置を例に採つて説明したが特にこれに限定される
訳ではない。 (ヘ) 考案の効果本考案の接続回路に依れば、メモリが制御され
ていないときクロツクバスにノイズが入力されて
もメモリの記憶内容が変化する虞れがない。ま
た、メモリICがクロツクの供給を受けずモード
制御信号に応じたモードの設定が行われない第２
の状態のときクロツク入力端子及びモード設定入
力端子がクロツク入力端子へのノイズ入力に対し
てメモリICのモードを不変となす所定レベルに
固定されているので、メモリICのクロツク入力
端子に直接飛び込むノイズに対してもメモリIC
が誤動作を生じることがない。

【図面の簡単な説明】

第１図は電圧シンセサイザ方式の選局装置の概
略構成を示す為のブロツク図、第２図は従来の接
続回路を説明する為の回路図、第３図はメモリの
書込み時の手順のフローチヤートを示す図、第４
図はメモリの書込み時の動作を説明する為のタイ
ムチヤートを示す図、第５図はメモリの読出し時
の手順のフローチヤートを示す図、第６図はメモ
リの読出し時の動作を説明する為のタイムチヤー
トを示す図、第７図は本考案の接続回路の構成を
示す図、第８図はその具体的な実施回路を示す図
である。１０３……クロツクバス、１０４……第１モー
ド設定バス、１０５……第２モード設定バス、１
０６……第３モード設定バス、１１１……スイツ
チ手段、１２０……識別信号バス、MC……マイ
クロコンピユータ（コントロールIC）、ME……
不揮発性メモリ（メモリIC）。

Claims

【実用新案登録請求の範囲】

クロツク出力端子とモード設定出力端子を有す
るコントロールICと、クロツク入力端子とモー
ド設定入力端子を有するメモリICと、前記クロ
ツク出力端子から出力されるクロツクを前記クロ
ツク入力端子に供給するためのクロツクバスと、
前記モード設定出力端子から出力されるモード制
御信号を前記モード設定入力端子に供給するため
のモード設定バスを備え、前記メモリICは前記
クロツクに同期して前記モード制御信号に応じた
モードに設定される第１の状態と、前記クロツク
が供給されず前記モード制御信号に応じたモード
の設定が行なわれない第２の状態とを呈し、この
第２の状態のときは前記コントロールICのモー
ド設定出力端子から前記モード設定バスに出力さ
れる信号によつて他の機能部を制御するようにし
たものにおいて、前記コントロールICのモード
識別信号によつて制御され、前記メモリICが第
１の状態のとき前記モード設定出力端子から出力
されるモード制御信号を前記モード設定入力端子
に供給し、前記メモリICが第２の状態のとき前
記モード設定出力端子から出力されるモード制御
信号を前記モード設定入力端子に供給しないよう
にする手段を前記他の機能部とバスとの接続点と
前記メモリICとの間に設けるとともに前記第２
の状態のとき前記クロツク入力端子及びモード設
定入力端子が前記クロツク入力端子へのノイズ入
力に対して前記メモリICのモードを不変となす
所定のレベルに固定されることを特徴とする接続
回路。